[发明专利]一种基于FPGA软核的缓存系统及方法

权利要求书

1.一种基于FPGA软核的缓存系统，其特征在于，包括设于FPGA内的数据FIFO单元、消息FIFO单元以及用于输入输出数据的主机，还包括设于FPGA外部的片外RAM单元；所述数据FIFO单元负责数据信号的缓存传输以及发送请求信号，该单元包括分别完成读数据、写数据的读FIFO单元和写FIFO单元；所述消息FIFO用于获取并传输请求信号，以控制片外RAM、读FIFO单元以及写FIFO单元动作；所述片外RAM用于写入并缓存写FIFO单元输出的数据，并将数据传输至读FIFO单元。

2.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，所述读FIFO单元和写FIFO单元为双口异步FIFO。

3.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，所述消息FIFO单元为双口同步FIFO。

4.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，还包括RAM控制器，用于接收请求信号，并控制写FIFO单元写入数据至片外RAM，及控制读FIFO单元将缓存数据从片外RAM中读出。

5.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，还包括内存状态管理机，用于接收消息FIFO单元发送的请求信号，跳转工作状态，并传输该请求信号至RAM控制器。

6.根据权利要求1所述的基于FPGA软核的缓存系统，其特征在于，所述片外RAM为SDRAM或DDR3 SDRAM。

7.一种基于FPGA软核的缓存方法，采用权利要求1～6任一项所述的缓存系统，其特征在于，包括以下步骤：

(1)主机检测到外部数据写入，系统开始跳出空闲状态；

(2)数据写入写FIFO单元时，主机发送写请求至RAM控制器，控制写FIFO单元将写请求消息发给消息FIFO单元，该请求进入消息队列；

(3)写请求经过消息FIFO单元中的消息队列，传输至内存状态管理机，状态机收到写请求，立刻跳转到写状态，并发送写请求给RAM控制器；

(4)RAM控制器收到写请求，使能写信号，控制写FIFO将外部数据经过数据队列写入到片外RAM当中，完成写周期；

(5)读FIFO单元将读请求发送给消息FIFO单元，该请求进入消息队列；

(6)消息FIFO单元将读请求经过消息队列传输至内存状态管理机，状态机收到读请求，立刻跳转到读状态，并发送读请求给RAM控制器；

(7)RAM控制器收到读请求，使能读信号，控制读FIFO单元将片外RAM中的缓存数据经过数据队列读出，完成读周期。