[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的栅极结构、位于栅极结构两侧的源漏掺杂层以及位于栅极结构两侧且覆盖源漏掺杂层的层间介质层，覆盖栅极结构和层间介质层的第一介电层，贯穿第一介电层和层间介质层的第一插塞和第二插塞，第一插塞与源漏掺杂层连接，第二插塞与栅极结构连接，第一介电层的顶面高于第一插塞和第二插塞的顶面；形成金属互连保护层，金属互连保护层覆盖第一介电层的侧壁；在第一介电层上形成第二介电层，第二介电层开设有露出第一插塞的第一通孔以及露出第二插塞的第二通孔。所述方法提高了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件的后段制作过程中，通常需要进行金属互连结构形成工艺。所述金属互连结构形成工艺通常在半导体衬底上进行，所述半导体衬底上通常具有有源区，所述有源区上形成有诸如晶体管和电容器等半导体器件。金属互连结构中，通常可有多层通孔互连结构和金属互连线，多层金属互连线之间可以通过通孔互连结构电连接。在前一层通孔互连结构上形成后一层金属互连线、或在前一层金属互连线上形成后一层通孔互连结构时，通常先在前一层通孔互连结构或金属互连线上形成层间介质层，之后在层间介质层中形成通孔(Via)和互连沟槽(Trench)，最后采用金属填充通孔和互连沟槽，形成后一层通孔互连结构或金属互连线。

其中，在形成通孔或互连沟槽后，采用金属填充通孔和沟槽之前，通常还在通孔或互连沟槽的底面和侧壁形成粘合层。

然而，现有的半导体工艺形成的器件性能不佳。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：

提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层，覆盖所述栅极结构和所述层间介质层的第一介电层，贯穿所述第一介电层和层间介质层的第一插塞和第二插塞，所述第一插塞与所述源漏掺杂层连接，所述第二插塞与所述栅极结构连接，所述第一介电层的顶面高于所述第一插塞和所述第二插塞的顶面；

形成金属互连保护层，所述金属互连保护层覆盖所述第一介电层的侧壁；

在所述第一介电层上形成第二介电层，所述第二介电层开设有露出所述第一插塞的第一通孔以及露出所述第二插塞的第二通孔。

相应的，本发明实施例还提供一种半导体结构，包括：

基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构两侧且覆盖所述源漏掺杂层的层间介质层，覆盖所述栅极结构和所述层间介质层的第一介电层，贯穿所述第一介电层和层间介质层的第一插塞第二插塞，所述第一插塞与所述源漏掺杂层连接，所述第二插塞与所述栅极结构连接，所述第一介电层的顶面高于所述第一插塞和所述第二插塞的顶面；

金属互连保护层，所述金属互连保护层保型覆盖所述第一介电层的侧壁；

第二介电层，覆盖所述第一介电层，所述第二介电层开设有露出所述第一插塞的第一通孔以及露出所述第二插塞的第二通孔。

与现有技术相比，本发明实施例的技术方案具有以下优点：