[发明专利]半导体器件

说明书

一种半导体器件包括：具有第一有源区域的衬底；沿第一方向延伸并在第二方向上彼此间隔开的第一有源图案和第二有源图案，并且每一个有源图案具有顺序堆叠的源极图案、沟道图案和漏极图案；第一栅电极和第二栅电极，围绕第一有源图案和第二有源图案的沟道图案并沿第一方向延伸；层间介电层，覆盖第一有源图案和第二有源图案以及第一栅电极和第二栅电极；第一有源接触部，穿透层间介电层并与第一有源图案和第二有源图案之间的第一有源区域耦合；以及第一电力轨，在层间介电层上并电连接到第一有源接触部，第一有源图案和第二有源图案中的每一个包括与第一电力轨竖直地重叠的重叠区域。

相关申请的交叉引用

2019年12月24日在韩国知识产权局提交的题为“半导体器件”的韩国专利申请No.10-2019-0174078通过引用整体并入本文。

技术领域

实施例涉及半导体器件。

背景技术

半导体器件由于其尺寸小、多功能性和/或制造成本低而在电子工业中是有益的。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据操作的半导体逻辑器件和具有存储元件和逻辑元件二者的混合半导体器件。随着电子工业的高级发展，半导体器件越来越需要高集成度。例如，越来越多地要求半导体器件具有高可靠性、高速度和/或多功能性。半导体器件逐渐被复杂化和集成以满足这些要求的特性。

发明内容

实施例涉及一种半导体器件，包括：衬底，包括第一有源区域；在第一有源区域上的第一有源图案和第二有源图案，第一有源图案和第二有源图案沿第一方向延伸并且在与第一方向相交的第二方向上彼此间隔开，并且第一有源图案和第二有源图案中的每一个具有顺序堆叠的源极图案、沟道图案和漏极图案；第一栅电极和第二栅电极，围绕第一有源图案和第二有源图案的沟道图案并沿第一方向延伸；层间介电层，覆盖第一有源图案和第二有源图案以及第一栅电极和第二栅电极；第一有源接触部，穿透层间介电层并与第一有源图案和第二有源图案之间的第一有源区域耦合；以及第一电力轨，在层间介电层上并电连接到第一有源接触部，第一有源图案和第二有源图案中的每一个包括与第一电力轨竖直地重叠的重叠区域。

实施例涉及一种半导体器件，包括：衬底，包括第一有源区域；在第一有源区域上的第一有源图案和第二有源图案，第一有源图案和第二有源图案沿第一方向延伸并且在与第一方向相交的第二方向上彼此间隔开，并且第一有源图案和第二有源图案从衬底的顶表面沿竖直方向突出；第一栅电极和第二栅电极，围绕第一有源图案和第二有源图案并且沿第一方向延伸，第一有源图案和第二有源图案的上部沿竖直方向突出到第一栅电极和第二栅电极的顶表面上方；层间介电层，覆盖第一有源图案和第二有源图案以及第一栅电极和第二栅电极；第一有源接触部，穿透层间介电层并与第一有源图案和第二有源图案之间的第一有源区域耦合；以及第一电力轨，在层间介电层上并电连接到第一有源接触部，其中，在平面图中，第一电力轨跨越第一有源图案和第二有源图案并沿第二方向延伸。

实施例涉及一种半导体器件，包括：在衬底上沿第一方向布置的第一电力轨、第二电力轨和第三电力轨；以及在第一电力轨和第三电力轨之间的逻辑单元，逻辑单元包括：与第一电力轨相邻的第一有源区域、第二电力轨跨越的第二有源区域以及与第三电力轨相邻的第三有源区域；分别在第一有源区域至第三有源区域上的第一有源图案至第三有源图案，当以平面角度观看时，第一有源图案至第三有源图案中的每一个具有沿第一方向延伸的条形状；以及在第一有源图案至第三有源图案上的栅电极。第一有源图案至第三有源图案中的每一个可以从衬底竖直地延伸并穿透栅电极，第一有源图案可以在第一方向上具有第一长度，第二有源图案可以在第一方向上具有第二长度，并且第二长度可以是第一长度的2倍至5倍。

附图说明

通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得清楚，在附图中：

图1、图2和图3示出了显示根据示例实施例的半导体器件的逻辑单元的概念平面图。

图4示出了显示根据示例实施例的半导体器件的平面图。