[发明专利]半导体器件的制造方法

说明书

本发明提供了一种半导体器件的制造方法，其通过离子注入使得侧墙材料层的上层转换为离子损伤层，且离子注入时台阶顶角位置的离子注入剂量比其他平面位置低，由此在湿法去除至少部分离子损伤层后，能够使得台阶顶角上能够保留相对较厚的侧墙材料层，当干法刻蚀剩余的侧墙材料层后，可以使得在台阶侧壁上形成的侧墙，在其顶部具有要求高度的同时，其底部具有沿半导体衬底的表面延伸的最大宽度，进而降低了形成的侧墙的高宽比。且由于形成的侧墙的高宽比更缓，因此更有利于后续制程中台阶处形成的多余膜层的蚀刻去除，避免后续制程在台阶的侧壁上形成蚀刻残留的问题，进而改善因蚀刻残留导致的器件短路失效的现象。

技术领域

本发明涉及集成电路制作技术领域，特别涉及一种半导体器件的制造方法。

背景技术

随着器件小型化集成化的需求越来越高，在一颗芯片（chip）内会集成类似于电阻、温度传感器等特殊结构，制造工艺上会在衬底上引入多晶硅或金属（如钨或铝等）或氮化硅等其他材料，并构图而形成台阶，由于该台阶的存在，在后续制程中台阶位置会沉积更厚的膜层，导致在台阶位置蚀刻不够充分，形成蚀刻残留。具体地，如图1所示，在衬底100表面上形成膜层，并进一步对该膜层进行构图，形成图案化结构101，这些图案化结构101因凸出于衬底的表面而形成台阶。由于该台阶的存在，在后续制程中，当继续引入较厚的新膜层102时，新膜层102在台阶位置会沉积的更厚，在进一步蚀刻新膜层102以去除多余部分时，会导致图案化结构101的侧壁上的新膜层102蚀刻不够充分，形成蚀刻残留（residue）102a。

为改善蚀刻残留的问题，在CMOS制程中普遍采用较厚的氧化层或ONO结构回刻工艺，在这些图案化结构的侧壁上形成侧墙（spacer，未图示），在侧墙的作用下，图案化结构的侧壁上沉积的膜厚与无侧墙时相比明显变薄，从而在后续的回刻制程中减少了蚀刻残留。

但是，由于上述工艺形成的侧墙的高宽比较大（即侧墙相对较陡），当后续制程中引入的新膜层特别厚时，即使增加了侧墙工艺，仍会有较大的几率出现蚀刻残留，尤其在功率器件制程中，通常会在后续制程中引入较厚的多晶硅层和金属层等，且没有配置较多的平坦化（CMP）工艺，这些膜层的叠加会导致更严重的蚀刻残留，进而引起器件短路失效等问题。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，能够在衬底表面上的台阶的侧壁上形成高宽比更小的侧墙，避免后续制程在台阶的侧壁上形成蚀刻残留的问题。

为解决实现上述问题，本发明提供一种半导体器件的制造方法，包括以下步骤：

提供半导体衬底，并在所述半导体衬底上形成第一图形化结构，所述第一图形化结构高出所述半导体衬底的上表面的部分形成台阶；

在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层；

对部分深度的所述侧墙材料层进行离子注入，以形成位于上层的离子损伤层以及位于下层的侧墙材料层；

湿法去除至少部分所述离子损伤层，并对下层的侧墙材料层进行干法刻蚀，以在所述台阶的侧壁上形成侧墙。

可选地，所述第一图形化结构的材料包括多晶硅、氮化物、氮氧化物、金属、金属硅化物、金属氮化物及氧化物中的至少一种。

可选地，所述第一图形化结构包括电阻、振膜、电极、栅极、熔丝、场板和热感应微结构中的至少一种。

可选地，在所述半导体衬底和所述第一图形化结构的表面上覆盖侧墙材料层时，所述侧墙材料层在所述半导体衬底的表面上的厚度大于所述台阶的高度。

可选地，所述离子注入所采用的离子包括稀有气体离子、氧离子、硼离子、磷离子、碳离子、氮离子和氢离子中的至少一种。

可选地，所述的半导体器件的制造方法，在形成所述侧墙之后，还包括：