[发明专利]带铁电或负电容材料的器件及其制造方法及电子设备

说明书

公开了一种具有铁电或负电容材料的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。根据实施例，半导体器件可以包括：衬底；衬底上与衬底的表面间隔开的纳米线/片；围绕纳米线/片的栅电极；在栅电极的侧壁上形成的铁电或负电容材料层；以及位于纳米线/片的相对两端且与纳米线/片相接的源/漏层。

技术领域

本公开涉及半导体领域，更具体地，涉及具有铁电或负电容材料的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。

背景技术

纳米线或纳米片(以下简称为“纳米线/片”)器件，特别是基于纳米线/片的全环绕栅(GAA)金属氧化物半导体场效应晶体管(MOSFET)，能很好地控制短沟道效应，并实现器件的进一步微缩。然而，随着不断小型化，部件间的间隔越来越小，这使得各部件之间的交迭电容在器件总电容中的占比增加。希望降低这些交迭电容，特别是纳米线/片之下的栅与底部衬底之间的电容。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有铁电或负电容材料的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。

根据本公开的一个方面，提供了一种纳米线/片器件，包括：衬底；衬底上与衬底的表面间隔开的纳米线/片；围绕纳米线/片的栅电极；在栅电极的侧壁上形成的铁电或负电容材料层；以及位于纳米线/片的相对两端且与纳米线/片相接的源/漏层。

根据本公开的另一方面，提供了一种制造纳米线/片器件的方法，包括：在衬底上设置与衬底的表面间隔开的纳米线/片；在衬底上形成围绕纳米线/片的伪栅；在伪栅的侧壁上利用铁电或负电容材料形成侧墙；以及去除伪栅，并在侧墙内侧由于伪栅的去除而形成的栅槽中形成栅电极。

根据本公开的另一方面，提供了一种制造纳米线/片器件的方法，包括：在衬底上设置与衬底的表面间隔开的纳米线/片；在衬底上形成围绕纳米线/片的伪栅；在伪栅的侧壁上形成侧墙；以及去除伪栅，并在侧墙内侧由于伪栅的去除而形成的栅槽中形成铁电或负电容材料层；以及在形成有铁电或负电容材料层的栅槽中形成栅电极。

根据本公开的另一方面，提供了一种电子设备，包括上述纳米线/片器件。

根据本公开的实施例，在栅电极的侧壁上设置有铁电或负电容材料层。这种铁电或负电容材料层可以呈侧墙形式。通过调节铁电或负电容材料层的材料，可以容易地调节器件特性，如阈值电压(Vt)、漏致势垒降低(DIBL)、亚阈值摆幅(SS)等。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至18(b)示意性示出了根据本公开实施例的制造纳米线/片器件器件的流程中的一些阶段，

其中，图1、3(a)、4(a)、5(b)、6、7(a)、7(b)、8(a)、9(a)、9(b)、10、11(a)、12(a)、13(a)、14(a)、15(a)、16(a)、17(a)、18(a)是沿AA′线的截面图，

图3(b)、4(b)、8(b)、11(b)、12(b)、13(b)、14(b)、15(b)、16(b)、17(b)、18(b)是沿BB′线的截面图，

图2(a)、2(b)、5(a)、9(c)是俯视图，图2(a)中示出了AA′线和BB′线的位置。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。