[发明专利]一种碳化硅平面栅MOSFET元胞结构及制作方法

说明书

本发明公开了一种碳化硅平面栅MOSFET元胞结构，自下而上覆盖有碳化硅外延层、栅电极及层间介质层。所述碳化硅外延层的上端中间部位设置有若干第一导电类型接触区及第二导电类型接触区，所述若干第一导电类型接触区位于所述第二导电类型接触区中间，且沿MOSFET沟道长度方向间隔分布。所述栅电极覆盖于所述第二导电类型接触区上端的两侧，两侧栅电极之间的第一间距小于第二导电类型接触区的宽度且大于若干第一导电类型接触区的宽度。所述层间介质层覆盖于栅电极上，且两侧的层间介质层之间的第二间距小于若干第一导电类型接触区的宽度。如此，可提高元胞密度，降低沟道电阻，从而实现降低导通电阻的目的。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种碳化硅平面栅MOSFET元胞结构及制作方法。

背景技术

碳化硅(Silicon Carbide，SiC)材料由于其三倍于硅(Silicon，Si)的禁带宽度，高的临界击穿电场、热导率和载流子饱和漂移速度，使得其成为制备电力电子领域核心功率器件绝佳的材料。另一方面，在功率器件家族中，MOSFET作为全控功率金属氧化物场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistors，MOSFET)，具有开关速度快、输入阻抗高、驱动相对简单等特点。因此，SiC基功率MOSFET(SiC MOSFET)一方面拥有SiC材料的先天优势，另一方面还拥有单极输运导电机制的优势。

但是相较于硅基MOSFET，碳化硅MOSFET由于其沟道界面态较差，使得碳化硅MOSFET的沟道迁移率较低，沟道电阻Rch很大。因为碳化硅临界击穿电场高，所以漂移区掺杂浓度可以提高，漂移区厚度可以降低，进而漂移区电阻可以降低。最终导致相较于硅基MOSFETs，碳化硅MOSFETs的反型层沟道电阻Rch占整个器件导通电阻Ron的比例大大增加。

发明内容

鉴于此，有必要提供一种碳化硅平面栅MOSFET元胞结构及制作方法，能够提高元胞密度来降低沟道电阻，从而实现降低碳化硅MOSFET导通电阻的目的。

本发明为达上述目的所提出的技术方案如下：

一种碳化硅平面栅MOSFET元胞结构，所述碳化硅平面栅MOSFET元胞结构自下而上覆盖有碳化硅外延层001、栅电极014及层间介质层015，所述碳化硅外延层001的掺杂类型为第一导电类型，所述碳化硅外延层001的上端中间部位设置有若干第一导电类型接触区013及第二导电类型接触区008，所述若干第一导电类型接触区013的尺寸小于所述第二导电类型接触区008的尺寸，所述若干第一导电类型接触区013位于所述第二导电类型接触区008中间，且沿MOSFET沟道长度方向间隔分布；所述栅电极014覆盖于所述第二导电类型接触区008上端的两侧，两侧的栅电极之间的第一间距小于所述第二导电类型接触区008的宽度且大于所述若干第一导电类型接触区013的宽度；所述层间介质层015覆盖于所述栅电极014上，且两侧的层间介质层015之间的第二间距小于所述若干第一导电类型接触区013的宽度。

进一步地，每个第一导电类型接触区013的宽度为2um，所述第一间距为3um，所述第二间距为1.8um。

进一步地，每个第一导电类型接触区013的截面呈方形。

进一步地，所述第一导电类型为P型，所述第二导电类型为N型。

进一步地，所述第一导电类型可为N型，所述第二导电类型为P型。

一种碳化硅平面栅MOSFET元胞结构的制作方法，包括如下步骤：

S1、采用化学气相沉积法在一碳化硅外延层001表面沉积第一掩膜层002，并对所述第一掩膜层002进行光刻，以刻蚀出截面呈U型状的第一离子注入区域003；

S2、对所述第一离子注入区域003注入AL离子，以形成P阱；