[发明专利]匹配电路在审
申请号: | 202010938802.2 | 申请日: | 2020-09-09 |
公开(公告)号: | CN114006623A | 公开(公告)日: | 2022-02-01 |
发明(设计)人: | 陈智圣;赖畇茿 | 申请(专利权)人: | 立积电子股份有限公司 |
主分类号: | H04B1/04 | 分类号: | H04B1/04;H03H11/28 |
代理公司: | 上海市锦天城律师事务所 31273 | 代理人: | 刘民选;陆少凡 |
地址: | 中国台湾台北市内湖区*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 匹配 电路 | ||
一种匹配电路包含输入端、输出端、第一电容、第一组开关装置、第二电容及第二组开关装置。第一电容包含第一端,耦接于输入端及输出端之间,及第二端。第一组开关装置包含第一端,耦接于第一电容的第二端,及第二端,耦接于参考端。第二电容包含第一端,耦接于第一电容的第二端与第一组开关装置的第一端之间,及第二端。第二组开关装置包含第一端,耦接于第二电容的第二端,及第二端,耦接于参考端。第一组开关装置包含复数个彼此串联的第一晶体管,第二组开关装置包含复数个彼此串联的第二晶体管。
技术领域
本发明关于匹配电路,特别是一种用于射频通讯系统的匹配电路。
背景技术
在通讯系统中,数据会被载于射频信号以进行无线传输。然而在进行无线传输前,从信号源至负载的传输中,由于信号源的输出阻抗及负载的输入阻抗可能不同,射频信号会因为阻抗失配而引起信号反射,导致功率的损耗。因此匹配电路会安插于信号源及负载之间以减少射频信号的信号反射及达成最大功率传输。
习知的匹配电路中使用多条并联的电容分支,及藉由从多条并联的电容分支中选择一或多条电容分支来提供多个阻抗。然而为了有效隔绝未选择的电容分支,习知的匹配电路在某条电容分支中使用多个具有相同数目的叠接晶体管,因此难以减小匹配电路的面积,且增加制造成本。
发明内容
本发明实施例提供一种匹配电路,包含输入端、输出端、第一电容、第一组开关装置、第二电容及第二组开关装置。第一电容包含第一端,耦接于输入端及输出端之间,及第二端。第一组开关装置包含第一端,耦接于第一电容的第二端,及第二端,耦接于参考端。第二电容包含第一端,耦接于第一电容的第二端与第一组开关装置的第一端之间,及第二端。第二组开关装置包含第一端,耦接于第二电容的第二端,及第二端,耦接于参考端。第一组开关装置包含复数个彼此串联的第一晶体管,第二组开关装置包含复数个彼此串联的第二晶体管,复数个第一晶体管的数量与复数个第二晶体管的数量不同。
本发明实施例提供一种匹配电路,包含输入端、输出端、第一阻抗性组件、第一组开关装置、第二阻抗性组件及第二组开关装置。第一阻抗性组件包含第一端,耦接于输入端及输出端之间,及第二端。第一组开关装置包含第一端,耦接于第一阻抗性组件的第二端,及第二端,耦接于参考端。第二阻抗性组件包含第一端,耦接于第一阻抗性组件的第二端与第一组开关装置的第一端之间,及第二端。第二组开关装置包含第一端,耦接于第二阻抗性组件的第二端,及第二端,耦接于参考端。第一组开关装置包含复数个彼此串联的第一晶体管,第二组开关装置包含复数个彼此串联的第二晶体管,复数个第一晶体管的数量与复数个第二晶体管的数量不同。
附图说明
图1为本发明实施例中一种匹配电路的电路图。
图2为本发明实施例中另一种匹配电路的电路图。
图3为本发明实施例中另一种匹配电路的电路图。
图4为本发明实施例中另一种匹配电路的电路图。
符号说明
1,2,3,4:匹配电路
10,14,20,22:电容
30,34,42,50:阻抗性组件
12:第一组开关装置
16:第二组开关装置
24:第三组开关装置
Cdg:漏极至栅极寄生电容
Cgs:栅极至源极寄生电容
N1:输入端
N2:输出端
N3:参考端
M11至M1i:第一晶体管
M21至M2j:第二晶体管
M31至M3k:第三晶体管
GND:参考电压
Srf:射频信号
SW1,SW2,SW3:控制信号
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于立积电子股份有限公司,未经立积电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010938802.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:三维光学衍射层析成像方法及装置
- 下一篇:报文转发的方法、设备以及系统