[发明专利]FPGA芯片数据处理方法、芯片、计算机设备和存储介质

权利要求书

1.一种FPGA芯片数据处理方法，FPGA芯片设置有JESD通用接口，其特征在于，包括：

采用JESD通用接口接收数模转换模块的串行采样数据，所述串行采样数据的采样频率不小于200MHz；

通过JESD通用接口的IP核将所述串行采样数据转化为多路并行数据；

采用数字控制振荡器对多路所述并行数据分别进行混频处理，得到与每路并行数据对应的混频数据；

对每组所述混频数据进行滤波处理，得到低频数模采样数据。

2.根据权利要求1所述的FPGA芯片数据处理方法，其特征在于，所述通过JESD通用接口的IP核将所述串行采样数据转化为多路并行数据，包括：

获取配置的所述IP核的并行数据频率以及并行数据通道数；

根据所述并行数据频率以及并行数据通道数，将所述串行采样数据处理成多路并行数据。

3.根据权利要求1所述的FPGA芯片数据处理方法，其特征在于，所述采用数字控制振荡器对多路所述并行数据分别进行混频处理，得到与每路并行数据对应的混频数据，包括：

获取数字控制振荡器的初始相位和中频信号的设置参数；

根据所述设置参数采用数字控制振荡器生成正弦波本振信号和余弦波本振信号；

将正弦波本振信号和余弦波本振信号分别和每路所述并行数据分别进行混频，得到与每路并行数据对应的混频数据。

4.根据权利要求1所述的FPGA芯片数据处理方法，其特征在于，所述对每组所述混频数据进行滤波处理，得到低频数模采样数据，包括：

获取滤波器的截止频率、带宽系数和阶数；

根据截止频率、带宽系数和阶数对所述混频数据进行滤波处理，得到低频数模采样数据。

5.一种FPGA芯片，其特征在于，包括：

JESD通用接口模块，用于接收数模转换模块的串行采样数据，并将所述串行采样数据转化为多路并行数据，所述串行采样数据的采样频率不小于200MHz；

相位调整模块，与所述JESD通用接口的数据输出端连接，用于采用数字控制振荡器对多路所述并行数据分别进行混频处理，得到与每路并行数据对应的混频数据；

滤波处理模块，用于对每组所述混频数据进行滤波处理，得到低频数模采样数据。

6.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机介质，其特征在于，所述处理器执行所述计算机程序时实现权利要求1～4中任意一项所述方法的步骤。

7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实施权利要求1～4中任意一项所述方法的步骤。