[发明专利]实现飞腾ARM CPU Clear CMOS的装置及方法

权利要求书

1.一种实现飞腾ARM CPU Clear CMOS的装置，其特征在于，用于控制飞腾ARM CPU实现Clear CMOS功能，所述实现飞腾ARM CPU Clear CMOS的装置包括：RTC芯片单元、脉冲单元和状态选择单元；其中，

所述脉冲单元，用于为所述RTC芯片单元提供工作脉冲；

所述状态选择单元包括第一状态和第二状态，当所述状态选择单元处于第一状态时，用于为所述RTC芯片单元提供第一控制指令；当所述状态选择单元处于第二状态时，用于为所述RTC芯片单元提供第二控制指令；

所述RTC芯片单元包括寄存单元，当所述RTC芯片单元接收到所述第一控制指令时，将所述寄存单元的存储信息设置为第一状态信息，以使所述飞腾ARM CPU在读取到所述第一状态信息时正常工作，当所述RTC芯片单元接收到所述第二控制指令时，将所述寄存单元的存储信息设置为第二状态信息，以使所述飞腾ARM CPU在读取到所述第二状态信息时进行Clear CMOS。

2.根据权利要求1所述的实现飞腾ARM CPU Clear CMOS的装置，其特征在于，所述脉冲单元包括：晶体；

所述晶体的第一端连接所述RTC芯片单元的第一时钟连接端，所述晶体的第二端连接所述RTC芯片单元的第二时钟连接端，所述晶体用于为所述RTC芯片单元提供工作脉冲。

3.根据权利要求2所述的实现飞腾ARM CPU Clear CMOS的装置，其特征在于，所述脉冲单元还包括：第一电容和第二电容；其中，

所述晶体的第一端连接所述第一电容的一端，所述晶体的第二端连接所述第二电容的一端；

所述第一电容的另一端和所述第二电容的另一端均接地。

4.根据权利要求2所述的实现飞腾ARM CPU Clear CMOS的装置，其特征在于，所述RTC芯片单元包括：RTC芯片；其中，

所述RTC芯片包括第一电源连接端、第二电源连接端、第一时钟连接端、第二时钟连接端、第一输出端、第二输出端和复位连接端，其中，所述第一电源连接端用于接收工作电源，所述第二电源连接端与所述状态选择单元连接，用于为所述状态选择单元提供工作电压，所述第一时钟连接端与所述晶体的第一端连接，所述第二时钟连接端与所述晶体的第二端连接，所述第一输出端与所述飞腾ARM CPU连接，用于向所述飞腾ARM CPU输出RTC时钟信号，所述第二输出端与所述飞腾ARM CPU连接，用于与所述飞腾ARM CPU进行数据通信，所述复位连接端与所述状态选择单元连接；

所述RTC芯片还包括内部寄存器，所述内部寄存器包括所述寄存单元；

所述RTC芯片的第一时钟连接端和第二时钟连接端分别作为所述RTC芯片单元的第一时钟连接端和第二时钟连接端。

5.根据权利要求4所述的实现飞腾ARM CPU Clear CMOS的装置，其特征在于，所述RTC芯片单元还包括：第三电容和第四电容；其中，

所述第三电容的一端与所述第二电源连接端连接，另一端接地；

所述第四电容的一端与所述第一电源连接端连接，另一端接地。

6.根据权利要求4所述的实现飞腾ARM CPU Clear CMOS的装置，其特征在于，所述状态选择单元包括：三针插针、跳冒、第一电阻、第二电阻、第三电阻、第四电阻和第五电容；其中，

所述三针插针包括第一连接端、第二连接端和第三连接端，所述第一连接端通过所述第一电阻与所述第二电源连接端连接，所述第一电阻远离所述第一连接端的一端还与所述第三电阻的一端连接，所述第三电阻远离所述第一电阻的一端与所述第二连接端、所述第五电容的一端、所述第四电容的一端以及所述复位连接端均连接，所述第四电阻远离所述第三电阻的一端与所述第五电容远离所述第三电阻的一端以及接地端均连接；

所述第三连接端通过所述第二电阻接地；

所述跳冒包括第一连接状态和第二连接状态，当所述跳冒处于第一连接状态时，所述跳冒连接所述第一连接端和所述第二连接端，以使所述三针插针向所述复位连接端输出所述第一控制指令，当所述跳冒处于第二连接状态时，所述跳冒连接所述第二连接端与所述第三连接端，以使所述三针插针向所述复位连接端输出所述第二控制指令。