[发明专利]一种存储封装芯片及其引脚复用方法

说明书

本申请公开了一种存储封装芯片及其引脚复用方法。所述存储封装芯片包括能够接收相同的外部输入信号的至少一存储芯片和一扩展芯片；通过在扩展芯片中增设具有用于设置扩展芯片引脚组的复用及功能切换的状态位的状态寄存器，可以实现扩展芯片内部相应状态位的配置，进而使得扩展芯片支持QPI模式，并可与存储芯片同步。

技术领域

本申请涉及半导体技术领域，尤其涉及一种存储封装芯片及其引脚复用方法。

背景技术

存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。近年来，在半导体存储器迅速发展的过程中，闪存（Flash）由于具有高密度、低功耗和低价格的优点，已经成为了计算机、移动通信终端中普遍采用的存储器。

具有应答保护单调计数器（Replay Protection Monotonic Counter，简称RPMC）的增强型闪存芯片，通常把Flash芯片和RPMC芯片集成在一颗裸芯片上。Flash芯片用来存储中央处理单元（Central Processing Unit，简称CPU）的基本输入输出系统（BasicInput-Output System，简称BIOS）的代码和数据；RPMC芯片用来保证读写数据的机密性和完整性。RPMC芯片与其集成的Flash 芯片一起构成了个人计算机（Personal Computer，简称PC）系统中BIOS的硬件平台。

由于工业应用的限制，封装后芯片的引脚数量常常十分有限。因此，封装后的Flash芯片和RPMC芯片需要有大量的共用引脚。这种大量引脚的共用，限制了数据输入/输出的速率及芯片功能的多样化。且Flash芯片支持单位的串行外设接口（SerialPeripheral Interface，简称SPI）模式和多位的四元外设接口（Quad PeripheralInterface，简称QPI）模式，但是RPMC芯片只支持SPI模式。现有技术中，当Flash芯片与RPMC芯片叠封在一起时，由于Flash芯片与RPMC芯片不能保持完全一样的状态，也即两个芯片不能有效同步；因此，封装后芯片只支持SPI模式，限制了Flash芯片的功能。如果强行启用Flash芯片的QPI功能，此时RPMC芯片依然处于SPI模式状态下，由于Flash芯片和RPMC芯片大量地共用引脚，两颗芯片接收到的信号一致而工作模式不同，容易导致控制逻辑的混乱。

发明内容

本申请的目的在于，针对现有技术存在的问题，提供一种存储封装芯片及其引脚复用方法，可以使数据输入/输出的速率更加高效，并可以扩大扩展芯片的功能，使其可以支持SPI模式和QPI模式。

为实现上述目的，本申请一实施例提供了一种存储封装芯片，包括一封装体；所述封装体上设置有一第一外部共享引脚；所述封装体内部包括能够接收相同的外部输入信号的至少一存储芯片和一扩展芯片；所述存储芯片和所述扩展芯片各包括芯片引脚组，所述存储芯片和所述扩展芯片各包括至少一状态寄存器，所述存储芯片的状态寄存器和扩展芯片的状态寄存器具有用于设置相应的芯片引脚组的复用及功能切换的状态位；所述存储芯片和所述扩展芯片进一步用于通过所述第一外部共享引脚接收状态位设置信号，以进行各自状态寄存器的设置，使得所述存储芯片的芯片引脚组和所述扩展芯片的芯片引脚组支持复用及功能切换。

为实现上述目的，本申请另一实施例还提供了一种存储封装芯片的引脚复用方法，所述存储封装芯片包括一封装体，所述封装体上设置有一第一外部共享引脚，所述封装体内部包括至少一存储芯片和一扩展芯片，所述存储芯片和所述扩展芯片各包括芯片引脚组，所述存储芯片和所述扩展芯片各包括至少一状态寄存器，所述存储芯片的状态寄存器和扩展芯片的状态寄存器具有用于设置相应芯片引脚组的复用及功能切换的状态位；所述方法包括以下步骤：所述存储芯片和所述扩展芯片分别接收相同的外部输入信号；所述存储芯片和所述扩展芯片通过所述第一外部共享引脚接收状态位设置信号，以进行各自状态寄存器的设置，使得所述存储芯片的芯片引脚组和所述扩展芯片的芯片引脚组支持复用及功能切换。