[发明专利]用于以密码方式与数据联系的使用限制的指令的装置、方法和系统

说明书

描述了与用于实现指令以创建和/或使用被使用的方式受限制的数据的电路有关的系统、方法和装置。在一个实施例中，硬件处理器包括：核的解码器，用于将单条指令解码为经解码的单条指令，单条指令包括句柄的第一输入操作数以及用加密密钥加密的数据的第二输入操作数，句柄包括加密密钥(例如，密码密钥)的密文、认证标签和附加认证数据；以及核的执行电路，用于执行经解码的单条指令，以：对照密文和附加认证数据执行认证标签的第一校验，以判断是否有对密文或附加认证数据的任何修改；对照由句柄的附加认证数据指定的一个或多个限制执行核的当前请求的第二校验；仅当第一校验指示没有对密文的修改且没有对附加认证数据的修改且第二校验指示一个或多个限制未被违反时，对密文解码以生成加密密钥；用加密密钥对数据解密以生成未加密数据；以及提供未加密数据作为单条指令的结果。

技术领域

本公开总体上关于电子学，更具体地，本公开的实施例关于用于实现用于创建和/或使用能被使用的方式受限制的数据的指令的电路。

背景技术

处理器或处理器集合执行来自指令集(例如，指令集架构(ISA)) 的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。

附图说明

在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：

图1图示根据本公开的实施例的利用句柄的多核硬件处理器的框图。

图2图示根据本公开的实施例的利用句柄的硬件处理器，该硬件处理器耦合至包括一条或多条加密指令或解密指令的存储。

图3图示根据本公开的实施例的硬件处理器，该硬件处理器耦合至包括一条或多条加载内部密钥指令的存储。

图4图示根据本公开的实施例的硬件处理器，该硬件处理器耦合至包括一条或多条句柄生成指令的存储。

图5图示根据本公开的实施例的、用于加载第一宾客机密钥的第一“加载内部密钥”指令的执行以及用于加载第二宾客机密钥的第二“加载内部密钥”指令的执行。

图6图示根据本公开的实施例的利用句柄处理解密指令的方法。

图7A是图示根据本公开的实施例的通用向量友好指令格式及其A 类指令模板的框图。

图7B是图示根据本公开的实施例的通用向量友好指令格式及其B 类指令模板的框图。

图8A是图示根据本公开的实施例的用于图7A和图7B中的通用向量友好指令格式的字段的框图。

图8B是图示根据本公开的一个实施例的构成完整操作码字段的图 8A中的专用向量友好指令格式的字段的框图。

图8C是图示出根据本公开的一个实施例的构成寄存器索引字段的图8A中的专用向量友好指令格式的字段的框图。

图8D是图示出根据本公开的一个实施例的构成扩充操作字段750 的图8A中的专用向量友好指令格式的字段的框图。

图9是根据本公开的一个实施例的寄存器架构的框图。

图10A是图示根据本公开的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线两者的框图。

图10B是图示根据本公开的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图。

图11A是根据本公开的实施例的单个处理器核以及其到管芯上互连网络的连接以及它的第2级(L2)高速缓存的本地子集的框图。