[发明专利]存储器的制造方法和存储器

说明书

本发明实施例提供一种存储器的制造方法和存储器，存储器的制造方法包括：提供基底以及位线接触层；在位线接触层的顶部形成伪位线结构；在伪位线结构的侧壁及位线接触层的侧壁形成间隔层；在间隔层的侧壁形成介质层；形成填充相邻伪位线结构之间的区域的牺牲层，且牺牲层覆盖介质层的侧壁；在形成牺牲层之后，去除伪位线结构，形成露出位线接触层的通孔；形成填充通孔且覆盖位线接触层的位线导电部；形成位线导电部后，去除间隔层，形成介质层和位线导电部之间的间隙。本发明实施例中位线导电部与介质层之间具有间隙，能够降低寄生电容，提高存储器的运行速度，降低存储器的功耗。

技术领域

本发明实施例涉及半导体领域，特别涉及一种存储器的制造方法和存储器。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件，随机存储器分为静态随机存储器和动态随机存储器。动态随机存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。在写入数据时字线给出高电平，晶体管导通，位线向电容器充电。读出时字线同样给出高电平，晶体管导通，电容器放电，使位线获得读出信号。

然而，随着存储器工艺节点的不断缩小，存储器的性能有待提高。

发明内容

本发明实施例解决的技术问题为提供一种存储器的制造方法和存储器，以提高存储器的性能。

为解决上述问题，本发明实施例提供一种存储器的制造方法，存储器的制造方法包括：提供基底以及多个分立的位线接触层，所述基底内具有多个有源区，且每一所述位线接触层与所述有源区电连接；在所述位线接触层的顶部形成伪位线结构；在所述伪位线结构的侧壁及位线接触层的侧壁形成间隔层；在所述间隔层的侧壁形成介质层；形成填充相邻所述伪位线结构之间的区域的牺牲层，且所述牺牲层覆盖所述介质层的侧壁；在形成所述牺牲层之后，去除所述伪位线结构，形成露出所述位线接触层的通孔；形成填充所述通孔且覆盖所述位线接触层的位线导电部；形成所述位线导电部后，去除所述间隔层，形成所述介质层和所述位线导电部之间的间隙。

另外，间隔层的材料与所述介质层、所述伪位线结构及所述牺牲层的材料不同。

另外，所述间隔层的材料包括氮化硅、氧化硅、氮氧化硅或碳氮化硅。

另外，所述介质层的材料包括低介电常数材料。

另外，形成所述伪位线结构的步骤包括：在所述基底上形成伪位线层，所述伪位线层覆盖所述位线接触层；在所述伪位线层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述伪位线层，形成伪位线结构。

另外，形成所述图形化的掩膜层步骤包括：在所述伪位线层上形成多个分立的核心部；形成覆盖所述核心部顶部和侧壁以及所述伪位线层的侧墙膜；对所述侧墙膜进行刻蚀处理，形成位于所述核心部的相对的侧壁的侧墙层；去除所述核心部，所述侧墙层作为所述图形化的掩膜层。

另外，去除所述伪位线结构工艺中，所述伪位线结构的材料与所述牺牲层、所述介质层及所述间隔层的材料的刻蚀选择比为5-15。

另外，所述伪位线结构的材料包括氮化硅、氮氧化硅或碳氮化硅。

另外，所述牺牲层的材料包括氧化硅。

另外，所述介质层的材料包括低介电常数材料。

另外，形成所述位线导电部的步骤包括：在所述通孔的底部及侧壁形成阻挡层；在所述阻挡层表面形成填充满所述通孔的导电层。

另外，所述导电层的材料包括钌、钨、金或银中的一种或多种。

另外，所述阻挡层的材料包括氮化钽或氮化钛中的一种或两种。