[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及其制备方法。该半导体元件具有一半导体部件、一重布线层、一接合介电质以及一隔离层。该重布线层设置在该半导体部件上，并电性耦接到该半导体部件。该接合介电质设置在该半导体部件上，以围绕该重布线层的一顶部。该隔离层设置在该半导体部件与该接合介电质之间，以围绕该重布线层的一底部。

技术领域

本公开主张2019年10月28日申请的美国正式申请案第16/665,408号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件及其制备方法。特别涉及一种具有接合结构(bondingstructure)的半导体元件及其制备方法。

背景技术

半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的制造包含依序沉积不同材料层在一半导体基底上，以及使用微影及蚀刻工艺图案化该些材料层，以在半导体基底上形成微电子部件，包括晶体管、二极管、电阻器及/或电容器。

半导体产业通过在最小特征尺寸的持续缩小，以持续改善不同电子部件的集成密度(integration density)，而最小特征尺寸的持续缩小允许更多部件整合在一给定区域中。发展出占用更小面积的更小的封装结构，以封装半导体元件。举例来说，为了尝试进一步增加半导体元件的密度，已经在研究包括二或多个微电子部件的堆叠的三维集成电路。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体元件。该半导体元件包括一半导体部件、一重布线层、一接合介电质以及一隔离层。该重布线层设置在该半导体部件上，并电性耦接到该半导体部件。该接合介电质位在该半导体部件上，并围绕该重布线层的一顶部设置。该隔离层位在该半导体部件与该接合介电质之间，以围绕该重布线层的一底部设置。

在本公开的一些实施例中，从一剖视图所视，该底部具有一第一宽度，而该顶部与该底部为一体成型，并具有一第二宽度，该第二宽度大于该第一宽度。

在本公开的一些实施例中，该第一宽度在距该半导体组件的距离增加的位置处逐渐增加。

在本公开的一些实施例中，该隔离层接触该顶部。

在本公开的一些实施例中，该接合介电质具有一第一厚度，而该隔离层具有一第二厚度，该第二厚度小于该第一厚度。

在本公开的一些实施例中，该隔离层包括：一下层膜，位在该半导体部件上；以及一上层膜，位在该下层膜与该接合介电质之间。

在本公开的一些实施例中，该半导体元件还包括一互连层，包含有至少一金属垫，并位在该半导体部件与该重布线层之间，以将该半导体部件电性耦接到该重布线层，其中该金属垫具有一材料，该材料不同于该重布线层的一材料。

在本公开的一些实施例中，该半导体元件还包括一扩散阻障层，位在该接合介电质与该重布线层的该顶部之间，以及位在该隔离层与该重布线层的该底部之间。

本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：形成一互连层在一半导体部件上，其中该互连层包含至少一金属垫，该至少一金属垫电性耦接到该半导体部件；沉积一隔离层在该互连层上；沉积一接合介电质在该隔离层上；以及形成一重布线层，以穿经该接合介电质与该隔离层，并接触该互连层。

在本公开的一些实施例中，该重布线层的形成包括：产生一第一开口在该隔离层中，以暴露该金属垫的一部分；同时充填该接合介电质的沉积在该第一开口中；产生一第二开口在该接合介电质中，并重新产生该第一开口；以及沉积一导电材料在该第一开口与该第二开口中。