[发明专利]一种降低trench DMOS栅电容的制造方法有效
| 申请号： | 202010951384.0 | 申请日： | 2020-09-11 |
| 公开（公告）号： | CN112071750B | 公开（公告）日： | 2022-08-02 |
| 发明（设计）人： | 廖远宝;徐政;吴锦波;徐海铭 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/423;H01L21/336 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 214000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 降低 trench dmos 电容 制造 方法 | ||
1.一种降低trench DMOS栅电容的制造方法，其特征在于，包括：
在trench结构中插入氧化层，其厚度为
通过如下方法在trench槽中插入氧化层：在外延片上生长第一氧化硅层并淀积第一氮化硅层，挖出合适形貌和深度的trench结构；
在trench结构中依次淀积第二氧化硅层和第二氮化硅层，刻蚀掉trench结构底部的第二氮化硅层；
在trench结构中填满氧化层并磨平表面；
去除第一氧化硅层、第一氮化硅层和第二氧化硅层、第二氮化硅层。
2.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，所述第一氧化硅层的厚度为所述第一氮化硅层的厚度为
3.如权利要求2所述的降低trench DMOS栅电容的制造方法，其特征在于，所述氧化层的厚度大于所述第一氧化硅层和所述第二氧化硅层。
4.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，所述氧化层通过高密度等离子体化学气相淀积形成。
5.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，通过磷酸溶液去除第一氮化硅层和第二氮化硅层，通过氢氟酸溶液去除第一氧化硅层和第二氧化硅层。
6.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，所述trench结构的深度根据实际产品需求有所不同，产品额定电压在30V～250V，对应trench结构的深度范围为0.8～2μm。
7.如权利要求1所述的降低trench DMOS栅电容的制造方法，其特征在于，在trench结构中插入氧化层之后，通过如下方法制备Trench DMOS器件：
利用生长牺牲氧化和剥除牺牲氧化，修复trench结构侧壁，生长栅氧化层和淀积多晶栅，并通过多晶回刻工艺完成栅极引出；
通过阱注入和退火，完成阱工艺；利用源区光刻和注入，实现源区引出，至此完成整个器件的前道工艺；
利用光刻和腐蚀实现通孔引出和金属互联，完成整体器件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010951384.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种自带网络接口的无人驾驶域控制装置及系统
- 下一篇：电子设备
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
