[发明专利]基于7T1C结构的存储单元及其操作方法、存储器

权利要求书

1.一种基于7T1C结构的NVSRAM存储单元，其特征在于，NVSRAM存储单元由6T结构和1T1C结构构成；

6T结构作为一SRAM存储单元，用于数据1或0的输入和存储；

1T1C结构与所述6T结构的第一存储节点(QB)连接，用于在所述6T结构断电时存储所述数据1或0，并在所述6T结构通电时将数据1或0恢复至所述6T结构；

所述1T1C结构用于避免在第一存储节点(QB)位置处的DC短路电流，所述1T1C结构包括：

开关晶体管(M7)，与所述6T结构的第一存储节点(QB)连接，用于控制所述1T1C结构的通路导通；所述开关晶体管(M7)的栅极与开关字线(SWL)连接，源极与所述第一存储节点(QB)连接；

铁电存储单元(FeRAM)，一端与所述开关晶体管(M7)的漏极连接，另一端与控制线(PL)连接，用于在所述6T结构断电时，存储所述数据1或0，并在所述6T结构恢复供电时，将数据1或0恢复至所述6T结构；

在正常工作模式下，6T结构用于作为SRAM存储单元的正常读写操作电路进行正常读写操作；

在非正常工作模式的断电过程中，响应于该NVSRAM单元的断电，开关晶体管(M7)会产生通路，使得该铁电存储单元(FeRAM)以开关晶体管(M7)为开关通路，接收6T结构的第一存储节点(QB)或第二存储节点(Q)的数据1或0进行存储；

在非正常工作模式的恢复过程中，响应于该NVSRAM单元的上电，开关晶体管(M7)会产生通路，使得铁电存储单元(FeRAM)以开关晶体管(M7)为开关通路，将在断电过程中存储的权值1或0，通过第一存储节点(QB)传送给6T结构的第一存储节点(QB)或第二存储节点(Q)进行存储，即完成6T结构的权值恢复。

2.根据权利要求1所述的存储单元，其特征在于，所述开关晶体管(M7)为NMOS晶体管或PMOS晶体管。

3.根据权利要求1所述的存储单元，其特征在于，所述6T结构包括：

第一反相器，用于提供第一存储节点(QB)，以存储数据1或0；

第二反相器，与所述第一反相器交叉耦合，并相互对称设置，用于提供第二存储节点(Q)，所述第二存储节点(Q)在第一存储节点(QB)存储数据0时存储数据1，在第一存储节点(QB)存储数据1时存储数据0。

4.根据权利要求3所述的存储单元，其特征在于，所述第一反相器包括：

第一上晶体管(M2)，源极与控制字线(PWL)连接，

第一下晶体管(M1)，与第一上晶体管(M2)在第一方向上对称设置，源极与所述第一上晶体管(M2)的漏极连接，漏极接地，栅极与所述第一上晶体管(M2)的栅极连接。

5.根据权利要求4所述的存储单元，其特征在于，第二反相器包括：

第二上晶体管(M4)，与第一上晶体管(M2)在第二方向上对称设置，源极与控制字线(PWL)连接，

第二下晶体管(M3)，与第二上晶体管(M4)在第一方向上对称设置，与第一下晶体管(M1)在第二方向上对称设置，源极与所述第二上晶体管(M4)的漏极连接，漏极接地，栅极与所述第二上晶体管(M4)的栅极连接。

6.根据权利要求3所述的存储单元，其特征在于，所述6T结构还包括：

第一存取晶体管(M5)，栅极与字线连接，源极与第一存储节点(QB)连接，漏极与反位线连接，

第二存取晶体管(M6)，与第一存取晶体管(M5)在第二方向上对称设置，栅极与字线连接，源极与第二存储节点(Q)连接，漏极与位线连接。

7.根据权利要求6所述的存储单元，其特征在于，

所述第一存储节点(QB)与第一反相器的第一上晶体管(M2)的漏极和第二反相器的第二上晶体管(M4)的栅极连接；

所述第二存储节点(Q)与第一反相器的第一上晶体管(M2)的栅极和第二反相器的第二上晶体管(M4)的漏极连接。