[发明专利]提供参考电压或电流的系统和方法有效
申请号: | 202010960014.3 | 申请日: | 2017-03-10 |
公开(公告)号: | CN112051886B | 公开(公告)日: | 2022-06-14 |
发明(设计)人: | 宋超;K·王 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G05F3/26 | 分类号: | G05F3/26 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提供 参考 电压 电流 系统 方法 | ||
1.一种电流镜电路,包括:
第一部分,包括:第一二极管连接的晶体管和第二二极管连接的晶体管,所述第一二极管连接的晶体管和所述第二二极管连接的晶体管形成第一二极管连接的成对的晶体管,所述第一二极管连接的晶体管具有耦合到第一功率水平的源极端子,以及第一晶体管,所述第一晶体管具有栅极端子,所述第一晶体管的所述栅极端子耦合到所述第一二极管连接的晶体管的所述栅极端子;
第二部分,包括第三二极管连接的晶体管和第四二极管连接的晶体管,所述第三二极管连接的晶体管和所述第四二极管连接的晶体管形成第二二极管连接的成对的晶体管,所述第四二极管连接的晶体管具有耦合到第二功率水平的源极端子;以及
第二晶体管,具有耦合到所述第一部分的第一端子、耦合到第一电阻器的第一端子的第二端子、以及耦合到所述第三二极管连接的晶体管的栅极端子的栅极端子,所述第一电阻器具有耦合到所述第二功率水平的第二端子,其中所述第一部分或所述第二部分中的至少一个部分包括NMOS晶体管和PMOS晶体管,所述NMOS晶体管和所述PMOS晶体管代表所述电流镜电路的下游电路的PMOS和NMOS晶体管。
2.根据权利要求1所述的电流镜电路,其中所述第一二极管连接的成对的晶体管包括NMOS晶体管以及PMOS晶体管,其中所述第二二极管连接的成对的晶体管包括NMOS晶体管。
3.根据权利要求2所述的电流镜电路,其中所述第二二极管连接的成对的晶体管进一步包括PMOS晶体管。
4.根据权利要求1所述的电流镜电路,进一步包括放置在所述第一晶体管的漏极端子处的参考电压端子。
5.根据权利要求3所述的电流镜电路,其中所述第一晶体管的驱动强度与所述第一二极管连接的成对的晶体管的驱动强度的比率是1/X,其中所述第二晶体管的所述驱动强度与所述第二二极管连接的成对的晶体管的驱动强度的比率是1/X。
6.根据权利要求1所述的电流镜电路,其中所述电流镜电路与数控振荡器和所述数控振荡器的电源被放置在相同的半导体芯片上,其中所述电源被配置为产生电源电压,所述电源电压对应于来自所述电流镜电路的参考电压,并且其中所述数控振荡器被配置为接收所述电源电压。
7.根据权利要求3所述的电流镜电路,其中所述第一电阻器和所述第一晶体管与所述第一二极管连接的成对的晶体管串联耦合,其中第二电阻器和所述第二晶体管与所述第二二极管连接的成对的晶体管串联耦合。
8.根据权利要求2所述的电流镜电路,进一步包括具有第三晶体管的启动电路,所述第三晶体管具有漏极端子和源极端子,所述第三晶体管的所述漏极端子与所述第一功率水平耦合,所述第三晶体管的所述源极端子与所述第一晶体管的所述漏极端子耦合以及与所述第二二极管连接的成对的晶体管的所述PMOS晶体管的源极端子耦合。
9.根据权利要求1所述的电流镜电路,其中所述第一部分或所述第二部分中的至少一个部分的所述NMOS晶体管和所述PMOS晶体管具有与所述下游电路的所述PMOS和所述NMOS晶体管相似的工艺和温度变化特性。
10.根据权利要求1所述的电流镜电路,其中所述电流镜电路提供的输出电压对所述PMOS和所述NMOS晶体管的晶体管工艺变化进行补偿。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010960014.3/1.html,转载请声明来源钻瓜专利网。