[发明专利]存算一体存储阵列及其卷积运算方法

说明书

本发明提供了一种存算一体存储阵列及其卷积运算方法，通过同步操作同组斜向块，可完成输入矩阵及权重矩阵的卷积运算，且同步得到结果矩阵的每个元素，实现并行运算，从而节省时间和功耗；尽管每一次卷积运算涉及到的存储单元很稀疏，但是通过开关管可控制不需要参与运算的存储单元关闭，不会造成存储单元的浪费，也不会增加功耗。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种存算一体存储阵列及其卷积运算方法。

背景技术

卷积神经网络(Convolutional Neural Network，CNN)是人工智能领域主要用于处理图像数据的一种网络架构。这种网络结构针对图像的特点，在常规的深度神经网络上进行了一些改进，结构主要包括了卷积层(Convolutional layer)，池化层(poolinglayer)和全连接层(fully connected layers)。

近年来，随着新型存储技术的发展，基于存储阵列的存算一体存储结构逐渐成为优化卷积神经网络运算速度和功耗的一种可行的技术。现在的存算一体存储结构主要利用了存储阵列的矩阵结构，与卷积神经网络中全连接层的结构相似，同时可以利用电学信号进行乘加运算，在实现方式上比较直观。

在卷积神经网络中，卷积层也占据了整个网络相当部分的运算量，现有的应用于全连接层的存储矩阵结构与卷积层的运算方式并不完全匹配。图1为卷积运算中每一层的卷积运算示意图，如图1所示，每次运算都会用到一个卷积核(权重矩阵W)，里面存在权重值，在运算时，会从输入矩阵X中选取与卷积核相同的区域，将该区域的每一个输入值与卷积核的相应权重值相乘，然后将所有乘积相加，作为一个输出值；然后不断重复乘加步骤直至得到结果矩阵Y。这种卷积的乘加方式，利用传统的存储阵列比较难以实现，主要的难点在于，无法简单的将处于不同行的乘积数值叠加在一起，以及无法简单的在同一时刻运算出多个卷积输出值。

发明内容

本发明的目的在于提供一种存算一体存储阵列及其卷积运算方法，能够在存储阵列中实现卷积运算。

为了达到上述目的，本发明提供了一种存算一体存储阵列，可用于输入矩阵X与权重矩阵W的卷积运算，所述输入矩阵X具有i行j列，所述权重矩阵W具有n行n列，i＝n＞1，j≤2n-1，至少包括p行q列存储单元，其中，p≥n(2n-1)，q＝n；

每列中相邻的n个存储单元构成一运算块，所述运算块中的n个存储单元的输出端均连接至同一开关管的一端，所述开关管的另一端作为所述运算块的输出端，同一列运算块的输出端相连后作为该列存储单元的输出端，同一行的存储单元的输入端相连后作为该行存储单元的输入端；

在行方向上相邻的n个运算块构成一斜向块，所述斜向块中的n个运算块的开关管位于同行且同步开闭，所述斜向块中第k列的运算块与第k+1列的运算块向下错位一个存储单元，其中，1≤k≤n-1；

在列方向上相隔(2n-1)行的斜向块的斜向块为同组斜向块，同组斜向块中的开关管同步开闭。

可选的，每个所述斜向块具有(2n-1)行存储单元及n列存储单元。

可选的，从上至下第m个斜向块中的n个所述运算块的开关管均位于第m·n行，其中m为正整数，且m·n≤p。

可选的，第m个斜向块中的n个所述运算块的开关管均由一条控制线控制。

可选的，每个所述斜向块中均具有n²个存储单元。

可选的，所述存储单元输出的数据为所述存储单元存储的数据与输入端输入的数据的乘积，所述运算块的输出端输出的数据为其包括的n个存储单元输出的数据的叠加。

可选的，每列存储单元的输出端输出的数据为该列中所述开关管开启的运算块输出的数据的叠加。