[发明专利]一种基于忆阻器的二元域矩阵运算电路

说明书

本发明公开了一种基于忆阻器的二元域矩阵运算电路，属于微电子器件领域，基于忆阻器的二元域矩阵运算电路包括：处理器用于获取待处理的二元数据序列及其对应的二元校验矩阵，并基于处理算法生成开关控制信号，处理算法为编码算法或解码算法；与处理器连接的脉冲发生器用于基于二元数据序列中元素数值生成逻辑电平信号；开关阵列用于在开关控制信号作用下使连接的处理器和脉冲发生器对应开关导通；忆阻器阵列，与处理器、脉冲发生器和开关阵列连接，用于接收写入的二元校验矩阵，且在接入的直流脉冲信号和逻辑电平信号的作用下输出目标序列。本申请方案在计算过程中无需在存储器和运算器中大量数据搬移，能够提高计算速率、降低能耗和减少延时。

技术领域

本发明属于微电子器件领域，更具体地，涉及一种基于忆阻器的二元域矩阵运算电路。

背景技术

在信息的处理、传输、存储中，存在大量的编码解码以及纠错运算，而编码解码以及纠错运算的本质和核心及为二元域的矩阵向量乘法以及非齐次线性方程组的求解，每一种编码方式都有其生成矩阵和校验矩阵，信号序列即为一个二元向量，通过生成矩阵和原始信号序列的乘法即可完成编码过程，运算得到一个新的二元向量，该二元向量即为编码之后的信息序列。

在解码的时候，需要将编码后的序列与校验矩阵相乘，先进行校验和纠错，纠错完成之后即可进行解码。解码的过程即为求解方程组的过程，编码序列和生成矩阵组成增广矩阵，对增广矩阵进行高斯消元，即可解出原始信号。

在CPU中进行编码和解码运算中的矩阵向量乘法运算和非齐次方程组求解时，往往需要耗费大量的时间、能耗和硬件开销，特别是信号序列规模较大时，延时较为严重。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于忆阻器的二元域矩阵运算电路，其目的在于能够快速进行编码运算和解码运算，提高运算效率、降低内存及减少延时，由此解决现有技术中编码运算和解码运算效率低，占用内存大忌延时严重的技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种基于忆阻器的二元域矩阵运算电路，包括：

处理器，用于获取待处理的二元数据序列及其对应的二元校验矩阵，并基于处理算法生成开关控制信号，所述处理算法为编码算法或解码算法；

脉冲发生器，与所述处理器连接，用于基于所述二元数据序列中元素数值生成逻辑电平信号；

开关阵列，与所述处理器和脉冲发生器连接，用于在所述开关控制信号作用下使对应的开关导通，以使所述处理器控制输出直流脉冲信号的链路和所述脉冲发生器输出逻辑电平信号的链路导通；

忆阻器阵列，与所述处理器、所述脉冲发生器和所述开关阵列对应连接，用于接收所述处理器写入的所述二元校验矩阵，且在接入的所述直流脉冲信号和所述逻辑电平信号的作用下输出目标序列，

其中，当所述处理算法为编码算法时，所述目标序列为所述二元数据序列对应的编码序列；当所述处理算法为解码算法时，所述目标序列为所述二元数据序列解码对应的原始码序列。

在其中一个实施例中，当所述基于忆阻器的二元域矩阵运算电路用于执行所述二元数据序列的编码算法时，

所述脉冲发生器，用于根据原始码序列x^T中的元素数值生成逻辑电平信号，当元素0输出低电平，当元素1输出高电平；

所述忆阻器阵列，用于接收所述处理器写入的校验矩阵A，元素0写入高阻态，元素1写入低阻态；导通开关对应的忆阻器正极接入所述逻辑电平信号，负极接入所述直流脉冲信号，以输出所述目标序列，所述目标序列为所述二元数据序列x^T的编码序列Ax^T。

在其中一个实施例中，当所述基于忆阻器的二元域矩阵运算电路用于执行所述二元数据序列的解码算法时，