[发明专利]半导体结构和半导体结构的制造方法

说明书

本发明实施例提供一种半导体结构及半导体结构的制作方法，包括：字线；位于字线两侧的第一位线和第二位线以及第一存储结构和第二存储结构，第一位线和第二位线通过晶体管分别与第一存储结构和第二存储结构相连，第一位线的延伸方向与字线的延伸方向的夹角为锐角或钝角。如此，字线两侧具有第一存储结构和第二存储结构，能够增大存储容量；字线的延伸方向与第一位线的延伸方向呈锐角或钝角的夹角，能够增大第一存储结构之间的间距，进而提高工艺窗口，增加产品良率。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构和半导体结构的制造方法。

背景技术

半导体结构中的存储器是用来存储数据信息的记忆部件，随机存储器分为静态随机存储器和动态随机存储器。动态随机存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。在写入数据时字线给出高电平，晶体管导通，位线向电容器充电。读出时字线同样给出高电平，晶体管导通，电容器放电，使位线获得读出信号。

然而，随着存储器工艺技术的不断发展，通过缩小存储器的尺寸来增加存储容量变的越来越困难。

发明内容

本发明实施例解决的技术问题为提供一种半导体结构和半导体结构的制造方法，解决存储器容量较小的问题。

为解决上述问题，本发明实施例提供一种半导体结构，包括：字线；位于所述字线两侧的第一位线和第二位线以及第一存储结构和第二存储结构，所述第一位线和所述第二位线通过晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向的夹角为锐角或钝角。

另外，所述晶体管为垂直晶体管，且所述晶体管包括第一晶体管和第二晶体管，所述第一晶体管的两端分别与所述第一位线和所述第一存储结构相连，所述第二晶体管的两端分别与所述第二位线和所述第二存储结构相连。

另外，所述第一位线和所述第二存储结构位于所述晶体管的一侧，所述第二位线和所述第一存储结构位于所述晶体管的另一侧。

另外，与同一所述字线连接的相邻所述晶体管分别与所述第一存储结构和所述第二存储结构连接。

另外，连接所述第一存储结构的所述晶体管与连接所述第二存储结构的所述晶体管交错排列。

另外，连接所述第一存储结构的所述晶体管对齐排列，连接所述第二存储结构的所述晶体管对齐排列。

另外，所述半导体结构还包括：第一存储节点接触和第二存储节点接触；所述第一存储结构通过所述第一存储节点接触与所述晶体管的所述源极或漏极连接，所述第二存储结构通过所述第二存储节点接触与所述晶体管的所述源极或漏极连接。

另外，所述第一存储节点接触与所述第二位线在同一层上，所述第二存储节点接触与所述第一位线在同一层上。

另外，所述半导体结构还包括：第一位线节点接触和第二位线节点接触；所述第一位线通过所述第一位线节点接触与所述晶体管的源极或漏极连接，所述第二位线通过所述第二位线节点接触与所述晶体管的源极或漏极连接。

另外，所述第一位线的延伸方向和所述第二位线的延伸方向相同。

另外，所述第一位线的延伸方向、所述第二位线的延伸方向和所述字线的延伸方向的夹角互为60度。

本发明实施例还提供一种半导体结构的制造方法，包括：提供基底，在所述基底上形成第一存储结构；在所述第一存储结构上形成第二位线；在所述第二位线上形成晶体管和字线，所述晶体管包括源极、漏极以及沟道区，所述晶体管的所述沟道区与所述字线相连；在所述晶体管和所述字线上形成第一位线；在所述第一位线上形成第二存储结构；其中，所述第一位线和所述第二位线通过所述晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向的夹角为锐角或钝角。