[发明专利]一种计算单元运算加固方法、并行处理器及电子设备

说明书

本申请涉及一种计算单元运算加固方法、并行处理器及电子设备，属于计算机技术领域。该方法应用于并行处理器，并行处理器包括计算单元组和冗余单元组，冗余单元组包括第一冗余单元和第二冗余单元，方法包括将同一线程对应的数据分别输入待加固计算单元和与待加固计算单元对应的冗余单元组中的第一冗余单元和第二冗余单元中进行运算；其中待加固计算单元为计算单元组中的计算单元；判断第一冗余单元的输出结果、第二冗余单元的输出结果和待加固计算单元的输出结果中是否存在至少两个相同的输出结果；在存在至少两个相同的输出结果时，输出相同的输出结果。通过冗余计算来实现对待加固计算单元进行加固，解决了现有方法存在的加固效果差的问题。

技术领域

本申请属于计算机技术领域，具体涉及一种计算单元运算加固方法、并行处理器及电子设备。

背景技术

目前，由于大规模并行计算的需求和人工智能(Artificial Intelligence，AI)的发展，并行处理器(如图像处理器(Graphics Processing Unit，GPU)等)被广泛应用在人工智能学习训练、大规模科学计算、航天航空、自动驾驶等各领域。

对于一般的使用环境，通常不需要对并行处理器中的计算单元进行特殊的加固设计，但对于一些特殊的使用环境，通常需要并对行处理器中的计算单元进行特殊的加固设计，以减少计算错误带来的损失。如对于自动驾驶，便需要对并行处理器中的计算单进行一定的加固设计，以防止计算错误导致交通事故的发生；再比如对于航空航天，很可能发生高能粒子轰击寄存器的状况，使寄存器中的值发生器突发性跳转(变化)，因此必须对并行处理器中的计算单进行一定的加固设计。此外，并行处理器(如GPU)和常用的中央处理器(Central Processing Unit，CPU)相比，GPU由于其晶体管众多，且各运算单元相互之间为并行关系，更容易发生由于寄存器突发性跳转导致的错误。

目前，常用的纠错和加固方法有纠错码(Error Correcting Code，ECC)以及检查点技术。其中，检查点技术需要检查出错误后进行重新计算，这将会导致时间上的损耗，且能否检查出错误也是一个概率问题。而ECC检验是在原来的数据位上额外加加固位来实现的，主要用于存储电路，对于运算电路，由于并行计算单元的数量众多，需要额外增加更多的逻辑，这将会导致额外的时间消耗。

发明内容

鉴于此，本申请的目的在于提供一种计算单元运算加固方法、并行处理器及电子设备，以改善现有的纠错和加固方法存在的检测时间长、处理逻辑复杂及准确度低的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种计算单元运算加固方法，应用于并行处理器，所述并行处理器包括计算单元组和冗余单元组，所述冗余单元组包括：第一冗余单元和第二冗余单元，所述方法包括：将同一线程对应的数据分别输入待加固计算单元和与所述待加固计算单元对应的冗余单元组中的第一冗余单元和第二冗余单元中进行运算；其中，所述待加固计算单元为所述计算单元组中的计算单元；判断所述第一冗余单元的输出结果、所述第二冗余单元的输出结果和所述待加固计算单元的输出结果中是否存在至少两个相同的输出结果；在存在至少两个相同的输出结果时，输出所述相同的输出结果。本申请实施例中，通过冗余单元组来对输入待加固计算单元的线程数据进行冗余计算，然后通过冗余计算来实现对待加固计算单元进行加固，输出相同的结果，进而解决了现有的纠错和加固方法存在的检测时间长、处理逻辑复杂及加固效果差的问题。