[发明专利]一种大尺寸Si衬底的HEMT器件及其制备方法

说明书

本发明公开了一种大尺寸Si衬底的HEMT器件及其制备方法，属于微电子技术领域，包括从下至上依次层叠设置的衬底L1、纳米柱层L2、成核层L3、快速合并层L4、高阻层L5、沟道层L6以及势垒层L7，本发明提供了一种新的结构及长法，实现硅衬底上氮化镓外延薄膜的高晶格质量，提高器件的性能。

技术领域

本发明属于微电子技术领域，涉及半导体器件的外延制备，即一种大尺寸Si衬底的HEMT器件及其制备方法，制备的器件主要用于高压大功率应用场合。

背景技术

第三代半导体材料即宽禁带(Wide Band Gap Semiconductor，简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。

ALGaN/GaN异质结为核心的高电子迁移率晶体管成为主要的研究方向，目前氮化镓电子器件的成本仍然很高，基于大尺寸硅衬底外延氮化镓基HEMT是降低成本的重要途径。硅衬底成本低廉，大尺寸制备容易，热导率良好以及可与传统硅工艺相兼容，使其成为氮化镓器件外延的首选材料。但是氮化镓与硅衬底之间存在巨大的晶格失配和热失配，导致氮化镓外延薄膜的位错密度高、翘曲大导致边缘龟裂。使得氮化镓电子器件制备困难，限制了氮化镓电子器件的广泛应用。

发明内容

本发明的目的在于克服上述问题，提供一种大尺寸Si衬底的HEMT器件及其制备方法，为提高硅衬底上氮化镓外延薄膜的晶格质量，提高器件的性能。

通过在硅衬底和氮化镓外延层之间插入一层硅纳米柱层可以有效解决因为热失配带来的龟裂问题，可以很好的缓解应力带来的缺陷。

通过两部生长法生长成核层可以有效的防止GaN与Si之间的回熔刻蚀，通过PECVD生长ALN可以提供一层长晶质量较优的、薄膜覆盖完整的ALN层，再送回MOCVD生长ALGaN/GaN成核层，为后续的GaN填平层提高应力衔接和晶种。

再采用二维、三维交替生长的方式实现快速合并，得到平整的氮化镓表面，二维和三维交替生长可以有效湮灭缺陷。

本发明的器件结构各层从下至上依次排布，包括衬底、纳米柱层、成核层、快速合并层、高阻层、沟道层以及势垒层。

优选的，所述衬底尺寸大小为2-8inch，材质为硅。

优选的，所述纳米柱层是采用分子束外延MBE沉淀或者光刻技术形成的排列整齐的硅纳米柱，其直径为10nm～2um，高度为50nm～2um，柱与柱的圆心距离50nm～4um。

优选的，所述成核层包括下层的成核层一和上层的成核层二，成核层一是由PECVD生长的铝氮层，厚度在50nm-300nm，成核层二是由MOCVD生长的铝镓氮/镓氮层，厚度在20～150nm。

优选的，所述快速合并层是MOCVD生长，采用温度变速升高，Ⅴ/Ⅲ比改变，利用二维/三维交替生长方式薄膜厚度范围为0.5um-2um。

优选的，所述高阻层是MOCVD生长的非故意掺杂生长形成的半绝缘高质量的氮化镓薄膜层，薄膜厚度范围为1um-3um。

优选的，所述沟道层采用MOCVD生长的半绝缘高质量的氮化镓沟道薄膜层，薄膜厚度范围为50-200nm。

优选的，所述势垒层的结构式为AL_xGa_1-xN，厚度为10-35nm，其中，x为10％～30％。

一种大尺寸Si衬底的HEMT器件的制备方法，包括如下步骤：

(1)提供衬底，其衬底为硅材料，尺寸范围为2-8inch；