[发明专利]IC芯片电磁兼容性测试方法、装置和可读存储介质

权利要求书

1.一种IC芯片电磁兼容性测试方法，所述IC芯片电磁兼容性测试方法应用于测试装置，所述测试装置包括测试探头和阻抗匹配网络；所述测试探头连接校准实验电路，所述测试探头连接IC芯片的待测试引脚，所述阻抗匹配网络连接实验接收机，其特征在于，所述阻抗匹配网络中设置有16.8nF电容，所述方法包括如下步骤：

S100，通过所述校准实验电路测量所述测试探头的探头电压和插入损耗；

S200，计算所述探头电压和所述插入损耗之间的差值，并在所述差值大于预设的去耦限值时，执行步骤S300；

S300，判定与所述测试探头连接的阻抗匹配网络处于正常状态，所述测试探头的校准操作成功；

S400，获取所述实验接收机的输出电压，并获取所述输出电压对应的测试频率；

S500，基于测试频率与电压阈值之间的映射关系获取所述测试频率对应的电压阈值，并判断所述输出电压是否大于所述电压阈值；若所述输出电压大于所述电压阈值，则执行步骤S600；若所述输出电压小于或者等于所述电压阈值，则执行步骤S700；

S600，判定所述待测试引脚不符合电磁兼容性要求；

S700，判定所述待测试引脚符合电磁兼容性要求。

2.根据权利要求1所述的IC芯片电磁兼容性测试方法，其特征在于，所述测试探头安装在探针针套上，所述探针针套通过插头连接器与所述阻抗匹配网络的PCB板连接。

3.根据权利要求1所述的IC芯片电磁兼容性测试方法，其特征在于，在所述步骤S200中，若所述差值小于或者等于所述去耦限值，则执行步骤S800；

S800，判定所述测试探头的校准操作失败，并提示用户更换所述阻抗匹配网络中元器件。

4.根据权利要求1所述的IC芯片电磁兼容性测试方法，其特征在于，所述校准实验电路的输入端口与射频发生器连接，所述校准实验电路的输出端口与所述测试探头连接；在所述步骤S100中，所述通过所述校准实验电路测量所述测试探头的探头电压和插入损耗的步骤包括：

当所述射频发生器与所述测试探头之间的跳线处于断开状态时，通过所述射频发生器在预设频率范围内进行扫频操作，以测量得到所述测试探头的探头电压；

当所述射频发生器与所述测试探头之间的跳线处于连接状态时，通过所述射频发生器在预设频率范围内进行扫频操作，以测量得到所述测试探头的插入损耗。

5.根据权利要求1至3任一项所述的IC芯片电磁兼容性测试方法，其特征在于，所述IC芯片电磁兼容性测试方法还包括步骤：

计算所述阻抗匹配网络的输入阻抗、插入损耗和输出电压与输入电压之间的电压比值；

计算所述输入阻抗的计算公式为：

其中，Z_i表示输入阻抗，R1和R2为阻抗匹配网络内部电阻，C1为所述阻抗匹配网络中与R1和R2串联的电容，C1＝16.8nF，R_mi为所述实验接收机的阻抗，ωC1表示容抗，j是复数符号；

计算所述插入损耗IL₅₀的计算公式为：

计算电压比值VR的计算公式为：

判断所述输入阻抗、插入耗损和电压比值是否符合对应的预设条件；

若所述输入阻抗、插入损耗和电压比值均符合对应的预设条件，则判定当前的阻抗匹配网络符合阻抗匹配网络的特性；

若所述输入阻抗、插入损耗和电压比值至少一个未符合对应的预设条件，则判定当前的阻抗匹配网络不符合阻抗匹配网络的特性，并提示用户更换所述阻抗匹配网络中元器件。

6.根据权利要求5所述的IC芯片电磁兼容性测试方法，其特征在于，R1＝120Ω，R2＝50Ω，R_mi＝50Ω；

所述输入阻抗对应的预设条件是输入阻抗大小为145Ω±20Ω；

所述插入损耗对应的预设条件是插入损耗大小为-11.75dB±2dB；

所述电压比值对应的预设条件是电压比值大小为-15.2dB±2dB。