[发明专利]递归正弦波合成器的高吞吐量并行架构

说明书

本公开的实施例涉及递归正弦波合成器的高吞吐量并行架构。第一乘法器将第一输入与第一系数相乘，并且第一加法器将第二输入与第一乘法器的输出求和以生成第一输出。第二乘法器将第三输入与第二系数相乘，第三乘法器将第四输入与第三系数相乘，并且第二加法器将第二和第三乘法器的输出求和以生成第二输出。从第一输出导出第二和第三输入，并且从第二输出导出第一和第四输入。第一和第二输出分别生成第一和第二数字正弦波的数字值。

相关申请的交叉引用

本申请要求于2019年9月18日提交的美国临时专利申请号62/902,006的优先权，其公开内容通过引用并入本文。

技术领域

本发明总体上涉及正弦波信号的生成，并且更具体地涉及数字正弦波发生器。

背景技术

本领域已知的是，切比雪夫方法可以用作正弦波生成的递归算法，以从第(n-1)倍角公式和第(n-2)倍角公式找到第n倍角公式。该公式是：

sin(nx)＝2 cosx sin((n-1)x)-sin((n-2)x)

通过用ω₀替代x，上述等式可以在数学上简化为：

x₁(n)＝x₁(n-1)+ψx₂(n-1) 等式A

x₂(n)＝x₂(n-1)-ψx₁(n) 等式B

其中乘法系数

因此，所生成的数字正弦信号为：

x₂(n)＝cos(ω₀n)

等式A和B可以仅使用如图1所示的加法、乘法和延迟元件在利用网络图示10的数字信号处理中实现。图示10包括第一数字延迟元件12(例如，以包括D型触发器的多位数据寄存器的形式)和第二数字延迟元件14(例如，以包括D型触发器的多位数据寄存器的形式)，第一数字延迟元件12被配置为接收第一正弦数字输出x₁的第n个值(并输出第一正弦数字输出x₁的第(n-1)个值)，第二数字延迟元件14被配置为接收第二正弦数字输出x₂的第n个值并输出第二正弦数字输出x₂的第(n-1)个值。第一和第二正弦数字输出具有相同的频率ω₀，但是具有不同的相位(例如，相位彼此相差90度)。包括第一和第二数字延迟元件12、14的寄存器的D型触发器由以频率f_clock操作的时钟信号CK进行时钟控制。