[发明专利]半导体装置的形成方法

说明书

一种半导体装置的形成方法，该方法包含形成第一导电部件于基板上。形成接触第一导电部件的导孔。导孔包含导电材料。对导孔的顶表面执行化学机械研磨(CMP)工艺。沉积层间介电(ILD)层于导孔上。形成沟槽于层间介电层中，以暴露导孔。以接触导孔的第二导电部件填充沟槽。第二导电部件包含与导电材料相同的材料。

技术领域

本发明实施例涉及半导体技术，特别涉及具有介于导孔与导线之间的改良的接触电阻的半导体装置及其形成方法。

背景技术

半导体集成电路(IC)产业经历了指数级增长。IC材料及设计的技术进步已经产生了几代IC，其中每一代都比上一代具有更小，且更复杂的电路。在IC发展的过程中，功能密度(functional density)(亦即，每个芯片区域的互连装置的数量)通常已经增加，同时几何尺寸(亦即，可以使用制造工艺产生的最小部件(或线))已经缩小了。这种按照比例缩小的工艺通常通过提高产品良率并降低相关成本来提供益处。这种按照比例的缩小也增加了IC结构(诸如，三维晶体管)与工艺的复杂性，而且为了实现这些进步，需要在IC工艺及制造中进行类似的发展。举例而言，当装置尺寸持续减小时，装置性能(诸如与各种缺陷相关的装置性能劣化)及场效晶体管的制造成本变得更具挑战性。尽管解决这种挑战的方法通常是足够的，但它们并不是在所有方面都完全令人满意。

发明内容

一实施例涉及一种方法。所述方法包含：形成第一导电部件于基板上。形成与第一导电部件接触的导孔。导孔包含导电材料。对导孔的顶表面执行化学机械研磨(CMP)工艺。沉积层间介电(ILD)层于导孔上。形成沟槽于ILD层中，以暴露导孔。以接触导孔的第二导电部件填充沟槽。第二导电部件包含与导电材料相同的材料。

另一实施例涉及一种方法。所述方法包含：形成第一介电层于基板上。在第一工艺中，形成导孔于第一介电层中。形成第二介电层于第一介电层及导孔上。在不同于第一工艺的第二工艺中，形成导电部件于第二介电层中。导电部件包含与导孔相同类型的导电材料。

又另一实施例涉及一种半导体装置。所述半导体装置包含：基板、形成于基板上的第一介电层、形成于第一介电层中的第一导电部件、在第一介电层上的第二介电层、设置在第二介电层中的导孔、以及在第二介电层上的第三介电层。从第一介电层的顶表面，导孔具有大于85度的侧壁角度。第二导电部件形成在第三介电层中。其中，第二导电部件包含与导孔相同的导电材料。

附图说明

根据以下的详细说明并配合说明书附图，能够最好的理解本公开的所有实施方式。应注意的是，根据本产业的一般作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、及图1J是根据本文所述原理的一个范例，示出用于形成具有介于两者之间的经改善的接触电阻的导孔及导线的说明性工艺的附图。

图2是根据本文所述原理的一个范例，示出导孔的锥角(tapering angel)的附图。

图3A、图3B、及图3C是根据本文所述原理的一个范例，示出介于导孔及导线之间的说明性尺寸关系的图。

图4是根据本文所述原理的一个范例，示出用于形成具有介于两者之间的经改善的接触电阻的导孔及导线的示例性方法的流程图。

图5是根据本文所述原理的一个范例，示出用于形成具有介于两者之间的经改善的接触电阻的导孔及导线的示例性方法的流程图。

附图标记说明：

102：基板

104：第一介电层

104a,110a：第一子层

104b,110b：第二子层

106,112,120：沟槽