[发明专利]一种DMA控制器及其数据传输方法

权利要求书

1.一种直接存储器访问DMA控制器，其特征在于，所述DMA控制器包括：

检测描述符状态单元，用于当DMA控制器向CPU传输数据或者从CPU接收数据时，检测所述数据对应的描述符的状态指示位Done的值，所述DMA控制器基于所述检测结果对所述数据进行处理；其中，所述状态指示位Done的值为0或1，Done＝1表示描述符有效，Done＝0表示描述符空闲。

2.如权利要求1所述的DMA控制器，其特征在于，所述DMA控制器还包括读写主存数据单元，当所述DMA控制器向所述CPU传输数据时，所述DMA控制器判断是否存在状态指示位Done＝0的描述符；若不存在，

则终止数据传输；若存在，

则所述读写主存数据单元通过控制总线向所述描述符对应的主存的数据地址写入数据，所述DMA控制器将所述数据对应的描述符的状态指示位Done的值置为1。

3.如权利要求2所述的DMA控制器，其特征在于，所述DMA控制器向主存写完数据后，将中断寄存器的标志位置为1，以中断的方式通知CPU，所述CPU在收到中断后，调用相应的中断处理函数，并判断是否进行中断处理；若是，则将中断寄存器的标志位置为0，清除中断，并通过缓存Cache读取主存中的数据。

4.如权利要求1所述的DMA控制器，其特征在于，当所述CPU向所述DMA控制器传输数据时，所述CPU将所述数据承载在描述符的数据部分，并将所述描述符中的状态指示位Done的值置为1，所述DMA控制器中的所述检测描述符状态单元顺序扫描所述描述符，判断其状态指示位done的值是否为1；若是，

则所述DMA控制器读取所述描述符的数据进行处理。

5.如权利要求4所述的DMA控制器，其特征在于，所述DMA控制器还包括接收和发送数据单元；所述DMA控制器读取所述描述符的数据进行处理，包括：所述读写主存数据单元从所述主存中读取数据，并发送给所述接收和发送数据单元，所述接收和发送数据单元将所述数据发送给网络处理器；所述DMA控制器将所述数据对应的描述符状态指示位Done的值置为0。

6.一种直接存储器访问DMA控制器的数据传输方法，其特征在于，所述方法包括：

当DMA控制器向CPU传输数据或者从CPU接收数据时，所述DMA控制器中的检测描述符状态单元检测所述数据对应的描述符的状态指示位Done的值，所述DMA控制器基于所述检测结果对所述数据进行处理；其中，所述状态指示位Done的值为0或1，Done＝1表示描述符有效，Done＝0表示描述符空闲。

7.如权利要求6所述的方法，其特征在于，当所述DMA控制器向所述CPU传输数据时，所述DMA控制器判断是否存在状态指示位Done＝0的描述符；若不存在，

则终止数据传输；若存在，

则所述DMA控制器中的读写主存数据单元通过控制总线向所述描述符对应的主存的数据地址写入数据，所述DMA控制器将所述数据对应的描述符的状态指示位Done的值置为1。

8.如权利要求7所述的方法，其特征在于，所述DMA控制器向主存写完数据后，将中断寄存器的标志位置为1，以中断的方式通知CPU，所述CPU在收到中断后，调用相应的中断处理函数，并判断是否进行中断处理；若是，

则将中断寄存器的标志位置为0，清除中断，并通过缓存Cache读取主存中的数据。

9.如权利要求6所述的方法，其特征在于，当所述CPU向所述DMA控制器传输数据时，所述CPU将所述数据承载在描述符的数据部分，并将所述描述符中的状态指示位Done的值置为1，所述DMA控制器中的所述检测描述符状态单元顺序扫描所述描述符，判断其状态指示位done的值是否为1；若是，则所述DMA控制器读取所述描述符的数据进行处理。

10.如权利要求9所述的方法，其特征在于，所述DMA控制器读取所述描述符的数据进行处理，包括：所述DMA控制器中的读写主存数据单元从所述主存中读取数据，并发送给所述DMA控制器中的接收和发送数据单元，所述接收和发送数据单元将所述数据发送给网络处理器；所述DMA控制器将所述数据对应的描述符状态指示位Done的值置为0。