[发明专利]套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法

说明书

本申请提供一种套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法。该套刻标识包括第一制层上的第一套刻标识以及第二制层上的第二套刻标识，第一制层与第二制层层叠设置，其中，第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二套刻标识包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形。该套刻标识中的第一套刻标识能够设计在需要进行开孔制程的制层上，以基于该套刻标识对需要进行开孔制程的制层的套刻误差进行测量。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法。

背景技术

套刻误差是指晶圆相邻两层图形之间的偏移值，由于集成电路芯片的制造是通过多层制层层叠设置而成，如果相邻制层没有对准，芯片将无法正常工作。因此，保证晶圆相邻制层对准显得尤为重要。

目前，为了实现相邻两层制层的对准，一般会在当层制层上设置第一对准标识，在前层制层上设置第二对准标识，然后基于第一对准标识和第二对准标识获取当层制层的套刻误差。

然而，在需要进行开孔制程的制层上，因其特殊工艺要求无法设计正常图形以进行当前制层的套刻误差测量。

发明内容

本申请提供一种套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法，该套刻标识能够解决在需要进行开孔制程的制层上，因其特殊工艺要求无法设计正常图形以进行当前制层的套刻误差测量的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种套刻标识。该套刻标识包括第一制层上的第一套刻标识以及第二制层上的第二套刻标识，第一制层与第二制层层叠设置，其中，第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二套刻标识包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种晶圆的套刻误差测量方法。该方法包括采集第一制层上的第一套刻标识以及第二制层上的第二套刻标识；其中，第一制层与第二制层层叠设置，第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二套刻标识包括第二套刻标记，第二套刻标记为包括多个直线型图形的中心对称图形；基于第一套刻标识和第二套刻标识对第一制层的套刻误差进行测量，以得到第一制层的套刻误差。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种晶圆的堆叠方法，该方法包括：将第一晶圆与第二晶圆键合；其中，第一晶圆上形成有第一套刻标识，第一套刻标识在进行开孔制程的同时形成，且第一套刻标识包括至少一个第一套刻标记，第一套刻标记为圆形；第二晶圆上形成有第二套刻标识；采集第一晶圆上的第一套刻标识以及第二晶圆上的第二套刻标识；基于第一套刻标识和第二套刻标识对第一晶圆的套刻误差进行测量，以得到第一晶圆的套刻误差；将套刻误差反馈至曝光系统，以对下一批晶圆制程进行补偿。

本申请提供的套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法，该套刻标识包括第一制层上的第一套刻标识以及第二制层上的第二套刻标识，通过将第一套刻标识设置成包括至少一个第一套刻标记，并使第一套刻标记为圆形，以避免在第一套刻标记中填充导电材料的过程中，出现导电材料填充不充分，而导致第一套刻标记内的导电材料断层的问题，从而使该第一套刻标识能够设计在该需要进行开孔制程的制层上；同时，通过将第二套刻标识设置成包括第二套刻标记，将第二套刻标记设置为包括多个直线型的中心对称图形，以利用该第一套刻标识和第二套刻标识对第一制层上的套刻误差进行测量，进而获取第一制层的套刻误差制程能力，有效提高产品的良率。

附图说明

图1为本申请一实施例提供的套刻标识的结构示意图；

图2为本申请一实施例提供的第一制层和第二制层的位置示意图；

图3为本申请第一实施例提供的第一套刻标识的结构示意图；