[发明专利]一种实现ARM服务器BIOS主备切换的系统及方法

权利要求书

1.一种实现ARM服务器BIOS主备切换的系统，其特征在于，包括主BIOS、备BIOS、CPU0、BMC以及CPLD；

主BIOS包括ATF固件，ATF固件包括BL1模块、BL2模块、BL31模块、BL32模块以及BL33模块；

CPU0，用于主BIOS的ATF固件从BL1模块到BL2模块，到BL31模块，到BL32模块，到BL33模块启动过程中任一过程出现校验失败时，通知BMC及CPLD；

BMC，用于接收到CPU0发送的主BIOS启动过程校验失败信号时，控制备BIOS启动；

CPLD，用于接收到CPU0发送的主BIOS启动过程校验失败信号时，判断BMC是否挂死，并在BMC挂死时，控制备BIOS启动。

2.如权利要求1所述的实现ARM服务器BIOS主备切换的系统，其特征在于，还包括报警灯，报警灯与CPU0的GPIO7管脚连接；

报警灯，用于主BIOS的ATF固件从BL1模块到BL2模块，到BL31模块，到BL32模块，到BL33模块启动过程中任一过程出现校验失败时，指示主备BIOS切换。

3.如权利要求1所述的实现ARM服务器BIOS主备切换的系统，其特征在于，CPLD在接收到CPU0发送的主BIOS启动过程校验失败信号，且BMC未挂死时，不对备BIOS进行控制。

4.如权利要求1或3所述的实现ARM服务器BIOS主备切换的系统，其特征在于，接收到CPU0发送的主BIOS启动过程校验失败信号时，BMC或CPLD先将主BIOS的片选信号拉低，再控制备BIOS启动。

5.如权利要求1所述的实现ARM服务器BIOS主备切换的系统，其特征在于，CPU0在主BIOS的ATF固件从BL1模块到BL2模块，到BL31模块，到BL32模块，到BL33模块启动过程中任一过程出现校验失败时，通过GPIO7管脚通知BMC及CPLD。

6.一种实现ARM服务器BIOS主备切换的方法，其特征在于，包括如下步骤：

S1.系统上电开机，CPU0监控主BIOS的ATF固件各模块启动过程，并在任一启动过程出现校验失败时，通知BMC及CPLD；

S2.CPLD接收到主BIOS启动过程校验失败信号后，判断BMC是否挂死；

若BMC挂死，进入步骤S3；

若BMC未挂死，进入步骤S4；

S3.CPLD控制系统关机，并控制主BIOS启动切换到备BIOS启动，再控制系统重新上电开机，结束；

S4.BMC控制系统关机，并控制主BIOS启动切换到备BIOS启动，再控制系统重新上电开机。

7.如权利要求6所述的实现ARM服务器BIOS主备切换的方法，其特征在于，步骤S3中CPLD控制主BIOS启动切换到备BIOS启动之前，先将主BIOS的片选信号拉低；

步骤S4中BMC控制主BIOS启动切换到备BIOS启动之前，先将主BIOS的片选信号拉低。