[发明专利]一种PCIE链路错误统计方法、装置、终端及存储介质

说明书

本发明公开一种PCIE链路错误统计方法、装置、终端及存储介质，实时监测PCIE链路的非致命错误计数；当监测到非致命错误计数在第一预设时长内连续改变，且改变次数超过第一次数阈值，则发出告警和/或中断该PCIE链路；当监测到第二预设时长内非致命错误计数发生N段改变，N超过第二段数阈值，且每次连续改变，非致命错误计数改变次数均未超过第一次数阈值，则发出告警和/或中断该PCIE链路；第一预设时长内的改变为一段改变。本发明在错误数量和错误产生时间两个维度进行统计，当产生的错误满足统计条件时，将产生告警或将该链路中断，避免过多的错误导致系统严重故障，大大提高系统运行的稳定性和可靠性。

技术领域

本发明涉及PCIE链路监测领域，具体涉及一种PCIE链路错误统计方法、装置、终端及存储介质。

背景技术

近年来，随着用户对融合、统一、效率、空间、能耗要求的不断提升，PCIE（peripheral component interconnect express，高速串行计算机扩展总线）设备在服务器、存储领域得到广泛应用，因此能够有效监测PCIE链路的健康状态，并根据监测情况采取安全保护策略，以提高系统运行的稳定性和可靠性越来越重要。目前各类PCIE设备大部分提供了错误数据，如何有效的利用这些数据来判断链路的健康状态一直是该领域的难点，并且目前没有一种有效的错误统计方法。

发明内容

为解决上述问题，本发明提供一种PCIE链路错误统计方法、装置、终端及存储介质，对PCIE链路上的非致命错误进行合理统计，避免过多错误导致系统严重故障。

本发明的技术方案是：一种PCIE链路错误统计方法，包括以下步骤：

实时监测PCIE链路的非致命错误计数；

当监测到非致命错误计数在第一预设时长内连续改变，且改变次数超过第一次数阈值，则发出告警和/或中断该PCIE链路；

当监测到第二预设时长内非致命错误计数发生N段改变， N超过第二段数阈值，且每次连续改变，非致命错误计数改变次数均未超过第一次数阈值，则发出告警和/或中断该PCIE链路；第一预设时长内的改变为一段改变。

进一步地，还包括以下步骤：

申请若干对象池；对象池数量与第二段数阈值相同；

当监测到非致命错误计数改变，则在对应对象池记录监测信息；

若在第一预设时长内，非致命错误计数连续改变，则持续在当前对象池内更新监测信息；

若下一次非致命错误计数改变与上一次非致命错误计数改变之间的时间间隔大于第一预设时长，则移到下一个对象池记录监测信息，以此按对象池的排序循环覆盖使用各个对象池；

在第二预设时长内覆盖使用了全部对象池，则表示当监测到第二预设时长内非致命错误计数发生N段改变， N超过第二段数阈值，且每次连续改变，非致命错误计数改变次数均未超过第一次数阈值，则发出告警和/或中断该PCIE链路。

进一步地，所记录监测信息包括：最近一次监测到非致命错误计数改变的时间、非致命错误计数最新数值、该段非致命错误计数改变次数。

进一步地，非致命错误计数包括数据链路层包错误计数和传输层包错误计数。

本发明的技术方案还包括一种PCIE链路错误统计装置，包括，

计数监测模块：实时监测PCIE链路的非致命错误计数；

第一异常处理模块：当监测到非致命错误计数在第一预设时长内连续改变，且改变次数超过第一次数阈值，则发出告警和/或中断该PCIE链路；