[发明专利]一种铜互连布线层上覆盖结构的方法在审
申请号: | 202010993623.9 | 申请日: | 2020-09-21 |
公开(公告)号: | CN112151442A | 公开(公告)日: | 2020-12-29 |
发明(设计)人: | 曹路;刘翊;张同庆 | 申请(专利权)人: | 江苏集创原子团簇科技研究院有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311;H01L21/02 |
代理公司: | 南京瑞弘专利商标事务所(普通合伙) 32249 | 代理人: | 陈建和 |
地址: | 210000 江苏省南京市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 互连 布线 覆盖 结构 方法 | ||
本发明公开了铜互连布线层上覆盖结构的方法:S1、将结构放置在减压室中;S2、在减压室内形成加速的加盖气体团簇离子束;S3、将加速覆盖气体团簇离子束引导至一个或多个铜互连表面和覆盖有阻挡层材料的介电层表面上,形成至少一个覆盖结构;S4、覆盖结构上形成至少一个绝缘层;具体为:在减压室内形成加速沉积气体团簇离子束,将加速沉积气体团簇离子束引导到一个或多个铜互连表面上;所述绝缘层的材料包括选自以下组中至少一种:碳化硅,氮化硅或者碳氮化硅;本发明可以在不影响相邻介电材料的绝缘或泄漏特性的情况下有效地覆盖互连结构中的铜互联。
技术领域
本发明总体上涉及铜互连布线层表面上的覆盖层,并且涉及通过应用气体簇离子束(GCIB)处理来形成用于半导体集成电路的互连结构的改进的方法和设备。
背景技术
持续不断的“摩尔定律”将半导体缩放到更高的密度和更高的性能,为行业和我们的社会大大提高了生产率。然而,由这种缩放导致的问题是需要在越来越小的互连线中承载越来越高的电流。当这种细电线中的电流密度和温度过高时,互连电线可能会因称为电迁移的现象而失效。高电流密度互连导线中发生的所谓“电子风”的作用会导致金属原子从其原始晶格位置扫除,从而导致导线中的开路或在其中这些扩散的金属原子聚集在一起。铜作为替代铝的布线材料的引入极大地改善了电迁移寿命,但是互连布线的不断扩展表明,未来将需要进一步提高铜的电迁移寿命。
不同于铝互连线会因铝原子沿晶界扩散而失效,而铜互连线电迁移失效模式则由沿表面和界面的扩散来控制。特别地,对于常规的铜布线互连方案,铜线的顶表面通常具有上面的介电覆盖层,该覆盖介电覆盖层必须具有良好的扩散阻挡性能以防止铜迁移到周围的介电层中。两种最常用的介电覆盖材料是氮化硅和碳氮化硅,它们通常通过等离子体增强化学气相沉积(PECVD)技术进行沉积。不幸的是,这些PECVD沉积的覆盖材料与铜形成有缺陷的界面,从而导致铜沿铜线顶表面的迁移增加,从而导致更高的电迁移失败率。铜线结构的其他表面通常具有与阻挡层或双层(通常为金属,例如TaN /Ta,TaN/Ru或Ru)的界面,该阻挡层或双层与铜形成牢固的界面以限制铜的扩散,因此抑制电迁移效应。我们将这种阻挡层或双层称为“阻挡层”。我们将电线互连层称为互连层,电线层或互连层,并且电线互连的每一层至少包括一层金属导体,以及一层将金属导体层与绝缘层隔离的层间电介质层。下层基板或下层互连层以及来自同一导线互连层中的其他金属导体。
已经尝试通过用选择性沉积的金属帽盖住铜线的顶表面来改善铜线的电迁移。的确,当顶部铜界面已被选择性钨或选择性磷化钨钴(CoWP)金属层覆盖时,铜电迁移寿命得到了极大的改善。不幸的是,所有使用选择性金属覆盖溶液的方法都有一定几率还会在相邻的绝缘子表面上沉积一些金属,从而导致相邻金属线之间意外泄漏或短路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏集创原子团簇科技研究院有限公司,未经江苏集创原子团簇科技研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010993623.9/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造