[发明专利]高性能快速MUX-D扫描触发器

权利要求书

1.一种用于对数据采样的装置，该装置包括：

主锁存器，其包括第一数据路径和第二数据路径，其中所述第一数据路径包括输入到所述主锁存器的存储器电路中的扫描路径，并且其中所述第二数据路径是经由与所述存储器电路耦合的传输门输入的非扫描路径；以及

与所述主锁存器耦合的从属锁存器。

2.如权利要求1所述的装置，包括：

第一反相器，用于接收输入数据；以及

与所述第一反相器串联耦合的第二反相器，其中所述第二反相器与所述传输门耦合。

3.如权利要求1所述的装置，其中所述存储器电路包括：

第一可三态反相器，其具有与所述传输门耦合的输入；以及

第二可三态反相器，其具有与所述第一可三态反相器的输出和所述扫描路径耦合的输入，其中所述第二可三态反相器的输出与所述传输门耦合。

4.如权利要求3所述的装置，其中所述传输门是第一传输门，其中所述从属锁存器经由反相器与所述主锁存器耦合，并且其中所述从属锁存器包括与所述反相器的输出耦合的第二传输门。

5.如权利要求4所述的装置，其中所述存储器电路是第一存储器电路，其中所述从属锁存器包括与所述第二传输门耦合的第二存储器电路。

6.如权利要求4所述的装置，其中所述扫描路径包括可三态反相器，该可三态反相器具有与扫描输入耦合的输入和与所述第二可三态反相器的输入耦合的输出。

7.如权利要求6所述的装置，包括电路，用于生成从输入时钟得出的基于扫描选择的选通时钟，其中所述基于扫描选择的选通时钟用于：

控制所述第一传输门；

控制所述存储器电路的所述第一可三态反相器和所述第二可三态反相器；并且

控制所述扫描路径的可三态反相器。

8.如权利要求6所述的装置，其中所述电路包括：

反相器，其具有与输入时钟耦合的输入，以及输出；

与所述反相器的输出耦合的与逻辑，其中所述与逻辑用于接收扫描选择信号作为输入；以及

与所述反相器的输入耦合的或逻辑，其中所述或逻辑用于接收所述扫描选择信号作为输入。

9.如权利要求1至8的任何一项所述的装置，其中数据输入被所述传输门直接接收，没有居间的缓冲器或反相器。

10.一种用于对数据采样的装置，该装置包括：

电路，用于生成从输入时钟得出的基于扫描选择的选通时钟；以及

向量式触发器电路，用于从所述电路接收基于扫描选择的选通时钟，其中所述向量式触发器电路的触发器包括：

主锁存器，其包括第一数据路径和第二数据路径，其中所述第一数据路径包括输入到所述主锁存器的存储器电路中的扫描路径，并且其中所述第二数据路径是经由与所述存储器电路耦合的传输门输入的非扫描路径；以及

与所述主锁存器耦合的从属锁存器。

11.如权利要求10所述的装置，其中所述向量式触发器电路的触发器包括：

第一反相器，用于接收输入数据；以及

与所述第一反相器串联耦合的第二反相器，其中所述第二反相器与所述传输门耦合。

12.如权利要求10所述的装置，其中所述存储器电路包括：

第一可三态反相器，其具有与所述传输门耦合的输入；以及

第二可三态反相器，其具有与所述第一可三态反相器的输出和所述扫描路径耦合的输入，其中所述第二可三态反相器的输出与所述传输门耦合。

13.如权利要求12所述的装置，其中所述传输门是第一传输门，其中所述从属锁存器经由反相器与所述主锁存器耦合，其中所述从属锁存器包括与所述反相器的输出耦合的第二传输门。