[发明专利]基于EDA工具的时序分析方法、装置及存储介质

说明书

本申请实施例公开了一种基于EDA工具的时序分析方法、装置及存储介质，包括：获取待设计芯片对应的预配置库文件、门级网表以及时序约束；根据预配置库文件、门级网表以及时序约束进行布局布线处理，得到初始设计电路；对初始设计电路进行电压降分析处理，得到第一电压降分析结果；若第一电压降分析结果表示初始设计电路中存在第一电压降违例单元，则获取第一电压降违例单元对应的第一电压降值；根据第一电压降值对第一电压降违例单元进行时序分析处理，得到第一电压降违例单元对应的第一延迟变化值；基于第一延迟变化值生成初始设计电路对应的目标时序分析报告；其中，目标时序分析报告用于实现初始设计电路的时序修复处理。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于EDA工具的时序分析方法、装置及存储介质。

背景技术

当前，所有芯片在设计完成后都必须进行芯片交付验证，即基于特定的工作电压进行验证，以确保芯片功能符合预期要求。如果芯片实际工作中电源网络的电压降(IR-Drop)不满足芯片交付验证时的电压范围，那么表明该芯片不能正常的工作。

针对上述问题，相关技术中通过工程变更指令(Engineer Changing Order，ECO)流程的不断迭代来修复设计中所存在的问题。具体的，常通过对芯片电路中，电源网络结构的分析和调整去修复芯片电路中这些IR-Drop过大的点，以保证芯片能够正常工作。然而，由于出现IR-Drop违例区域的电路结构布局密度偏高，布线密度偏大，直接通过对电源网络结构的分析和调整去进行IR-Drop违例区域修复的手段，难以找到足够的空间去调整和加强电源网络结构，存在部分IR-Drop违例区域无法修复的问题，使得芯片无法符合预期功能要求，极端情况下甚至存在不可修复而需要重新进行电源网络结构设计的风险，极大地降低了芯片设计效率。

发明内容

本申请实施例提供了一种基于EDA工具的时序分析方法、装置及存储介质，有效克服了因布局布线密度过大而导致的IR-Drop违例区域不可修复的缺陷，提高了芯片设计效率，进一步确保了芯片功能的正确性。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供了一种基于EDA工具的时序分析方法，所述方法包括：

获取待设计芯片对应的预配置库文件、门级网表以及时序约束；

根据所述预配置库文件、所述门级网表以及所述时序约束进行布局布线处理，得到初始设计电路；

对所述初始设计电路进行电压降分析处理，得到第一电压降分析结果；

若所述第一电压降分析结果表示所述初始设计电路中存在第一电压降违例单元，则获取所述第一电压降违例单元对应的第一电压降值；

根据所述第一电压降值对所述第一电压降违例单元进行时序分析处理，得到所述第一电压降违例单元对应的第一延迟变化值；

基于所述第一延迟变化值生成所述初始设计电路对应的目标时序分析报告；其中，所述目标时序分析报告用于实现所述初始设计电路的时序修复处理。

第二方面，本申请实施例提供了一种基于EDA工具的时序分析装置，所述时序分析装置包括：获取单元，第一处理单元，第二处理单元，第三处理单元以及生成单元，

所述获取单元，用于获取待设计芯片对应的预配置库文件、门级网表以及时序约束；

所述第一处理单元，用于根据所述预配置库文件、所述门级网表以及所述时序约束进行布局布线处理，得到初始设计电路；

所述第二处理单元，用于对所述初始设计电路进行电压降分析处理，得到第一电压降分析结果；

所述获取单元，还用于若所述第一电压降分析结果为所述初始设计电路中存在第一电压降违例单元，则获取所述第一电压降违例单元对应的第一电压降值；