[发明专利]包括浮点加法器的芯片、设备及浮点运算的控制方法

说明书

本申请公开了一种包括浮点加法器的芯片、设备及浮点运算的控制方法，涉及芯片技术领域。浮点加法器包括：合并单元用于对输入的n个操作数的尾数部分分别添加有效数，得到n个操作数分别对应的合并数据，n为大于等于3的正整数；可变移位单元用于对n个操作数分别对应的合并数据，分别进行可变移位操作，得到定点数格式的n个更新操作数；可配置加法单元用于对n个更新操作数进行加法运算得到运算结果；转换输出单元用于将运算结果转换为浮点数格式，并输出浮点数格式的运算结果。本申请能够实现一个浮点加法器支持对3个或者3个以上的浮点数进行加法运算，提升了浮点加法器的处理性能，为云技术、人工智能技术等提供更高性能的算力支持。

技术领域

本申请实施例涉及云技术、人工智能技术和芯片技术领域，特别涉及一种包括浮点加法器的芯片、设备及浮点运算的控制方法。

背景技术

浮点运算器是运行浮点运算的处理器，作为一个协处理器，被广泛应用在图形处理器(Graphics Processing Unit，GPU)、人工智能(Artificial Intelligence，AI)芯片、中央处理器(Central Processing Unit，CPU)、现场可编程门阵列(Field-ProgrammableGate Array，FPGA)、专用集成电路(Application Specific Integrated Circuits，ASIC)等芯片上，是上述芯片的关键数据处理引擎。

浮点加法器是用于实现浮点数的加法运算的处理器。目前来说，单个的浮点加法器仅支持对2个操作数进行加法运算，具有较多的局限性。

发明内容

本申请实施例提供了一种包括浮点加法器的芯片、设备及浮点运算的控制方法，能够使得单个的浮点加法器支持3个或者3个以上浮点数的加法运算。所述技术方案如下：

根据本申请实施例的一个方面，提供了一种包括浮点加法器的芯片，所述浮点加法器包括：合并单元、可变移位单元、可配置加法单元和转换输出单元；

所述合并单元，用于对输入的n个操作数的尾数部分分别添加有效数，得到n个操作数分别对应的合并数据，所述n为大于等于3的正整数；

所述可变移位单元，用于对所述n个操作数分别对应的合并数据，分别进行可变移位操作，得到定点数格式的n个更新操作数；

所述可配置加法单元，用于对所述n个更新操作数进行加法运算，得到运算结果；

所述转换输出单元，用于将所述运算结果转换为浮点数格式，并输出所述浮点数格式的所述运算结果。

根据本申请实施例的一个方面，提供了一种计算机设备，所述计算机设备包括上述包括浮点加法器的芯片。

根据本申请实施例的一个方面，提供了一种浮点运算的控制方法，应用于包括浮点加法器的芯片中，所述方法包括：

对输入的n个操作数的尾数部分分别添加有效数，得到n个操作数分别对应的合并数据，所述n为大于等于3的正整数；

对所述n个操作数分别对应的合并数据，分别进行可变移位操作，得到定点数格式的n个更新操作数；

对所述n个更新操作数进行加法运算，得到运算结果；

将所述运算结果转换为浮点数格式，并输出所述浮点数格式的所述运算结果。

本申请实施例提供的技术方案可以带来如下有益效果：

通过将输入的浮点数转换为定点数然后进行加法运算，能够实现一个浮点加法器支持对3个或者3个以上的浮点数进行加法运算，提升了浮点加法器的处理性能，为云技术、人工智能技术等提供更高性能的算力支持。