[发明专利]使用存储器池的存储器精简配置在审
申请号: | 202011007716.6 | 申请日: | 2020-09-23 |
公开(公告)号: | CN113051188A | 公开(公告)日: | 2021-06-29 |
发明(设计)人: | D·伯恩斯泰因;H·威尔金森;D·卡利根;B·N·考里;M·J·阿迪莱塔;D·斯里瓦斯塔瓦;L·瓦内斯;W·惠勒;M·F·法伦 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/06 | 分类号: | G06F12/06;G06F12/0877;G06F12/1027 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 贾丽萍 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 存储器 精简 配置 | ||
1.一种装置,包括:
到存储器的接口;
到存储器池的接口;以及
至少一个控制器,其耦合至所述到存储器的接口和所述到存储器池的接口,所述至少一个控制器用于:
从至少一个处理器接收存储器事务请求,所述存储器事务请求包括第一地址和与所述第一地址相关联的访问元数据,用于确定与所述存储器事务请求相关联的内容是存储在所述存储器中还是所述存储器池中,其中,向两个或更多个处理器的存储器分配是精简配置的,使得相比两个或更多个处理器的存储器分配配置,在所述存储器和所述存储器池之间分配较少的物理可寻址存储器。
2.根据权利要求1所述的装置,其中,多个地址共享所述存储器和所述存储器池中的可寻址区域的使用。
3.根据权利要求1所述的装置,其中,所述元数据包括位置指示符,并且所述位置指示符用于标识与所述第一地址相关联的内容是存储在所述存储器中还是所述存储器池中。
4.根据权利要求1所述的装置,其中:
所述元数据包括访问指示符,用于标识一段时间内与所述第一地址相关联的访问次数。
5.根据权利要求4所述的装置,包括用于第二地址的第二元数据,其中:
所述第二元数据包括位置指示符,用于指示与所述第二地址相关联的内容是存储在所述存储器中还是所述存储器池中;以及
所述第二元数据包括访问指示符,用于标识一段时间内与所述第二地址相关联的访问次数。
6.根据权利要求5所述的装置,其中,
基于指示与所述第二地址相关联的内容存储在所述存储器中的所述第二元数据的所述位置指示符,所述至少一个控制器用于基于与所述第一地址相关联的所述访问指示符和与所述第二地址相关联的所述访问指示符来确定是否驱逐与所述第二地址相关联的内容;以及
响应于确定从所述存储器中驱逐与第二地址相关联的内容,所述至少一个控制器用于使与所述第二地址相关联的内容存储到所述存储器池中,并更新所述第二元数据的位置指示符以将所述第二地址的内容的位置标识为在所述存储器池中。
7.根据权利要求6所述的装置,其中,响应于从所述存储器中驱逐与所述第二地址相关联的内容,所述至少一个控制器用于使内容存储在所述存储器中可用的可寻址区域中。
8.根据权利要求1所述的装置,其中:
与所述第一地址相关联的内容存储在所述存储器或所述存储器池中,但不同时存储在这两者中。
9.根据权利要求1所述的装置,其中:
与所述第一地址相关联的内容存储在所述存储器和所述存储器池中。
10.根据权利要求1所述的装置,还包括:耦合至所述至少一个控制器的多个存储器池,其中,所述存储器池提供与所述第一地址相关联的内容的冗余存储。
11.根据权利要求1所述的装置,其中:
基于针对所述第一地址的所述存储器事务请求与存储在所述存储器池中的内容相关联,所述至少一个控制器用于引起具有请求处理器标识符、位置标识符和第一地址的存储器池访问请求的传输。
12.根据权利要求11所述的装置,其中,多个处理器被分配访问相同的第一地址值,并且其中,所述存储器池中的物理地址基于地址转换,所述地址转换基于所述处理器标识符、位置标识符和所述第一地址。
13.根据权利要求1所述的装置,其中,响应于对所述存储器池的写操作,在所述存储器池中分配了物理存储器区域。
14.根据权利要求1所述的装置,其中,所述存储器包括下列中的一项或多项:高速缓存器和易失性存储器设备。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011007716.6/1.html,转载请声明来源钻瓜专利网。