[发明专利]一种功率器件及其制作方法

说明书

本发明涉及半导体技术领域，具体涉及一种功率器件，包括N基体、P‑外延层和栅极，所述N基体上形成P‑外延层，所述P‑外延层内设有沟槽，所述P‑外延层内形成有相互隔离的第一N+层和第二N+层,所述第一N+层电连接位于所述P‑外延层表面的源极，所述第二N+层电连接位于所述N基体底部的漏极，所述栅极至少一部分形成在所述沟槽内，且所述栅极沿着所述第一N+层和第二N+层的排布方向延伸，当所述栅极施加开启电压时，所述第一N+层和第二N+层之间的P‑沟道层形成横向的导电沟道。本发明提供的一种功率器件，增加了导电沟道的宽度，降低了沟道电阻，同时可保护栅氧化层，防止栅氧化层烧毁。

技术领域

本发明涉及半导体技术领域，具体涉及一种功率器件及其制作方法。

背景技术

由于SiC材料与Si材料相比，具有10倍的临界击穿电场，在设计同等电压等级的MOSFET功率器件时，器件漂移区的厚度可以大大降低，掺杂浓度也可以提高，器件的漂移区电阻可以降低1000倍，因此SiC成为开发高压功率MOSFET器件的非常诱人的半导体材料。

图1和图2示出了现有技术中的沟槽型MOSFET功率器件的结构，其中，沟槽21’内为多晶硅栅211’和栅氧化层212’，沟槽21’两侧的N+区连接源极，P-区下方的N-漂移区12’通过N+衬底11’连接漏极，在栅极施加开启电压后，P-区中靠近沟槽21’侧壁的区域反型，形成导电沟道，此时可实现漏极和源极的导通，沟道电流I’由下往上从漏极流往源极，但是受限于沟道的宽长比，导致沟道电阻较高，在导通电阻中占很高的比重，尤其是在使用SiC作半导体材料时，热生长的栅氧化层212’与SiC表面的低表面质量使得反型层迁移率只有体内的5%-10%，使得器件沟道电阻很高；同时，在使用SiC作半导体材料时，SiC材料内的高电场在栅氧化层212’产生很强的电场，容易引起栅氧化层212’烧毁。

发明内容

本发明为解决现有技术中的MOSFET功率器件沟道电阻很高的技术问题，提供一种功率器件，增加了导电沟道的宽度，降低了沟道电阻。

本发明采用的技术方案：

一种功率器件，包括：

N基体，所述N基体上形成P-外延层，所述P-外延层内设有沟槽；

P-外延层，所述P-外延层内形成有相互隔离的第一N+层和第二N+层,所述第一N+层电连接位于所述P-外延层表面的源极，所述第二N+层电连接位于所述N基体底部的漏极；

栅极，所述栅极至少一部分形成在所述沟槽内，且所述栅极沿着所述第一N+层和第二N+层的排布方向延伸，当所述栅极施加开启电压时，所述第一N+层和第二N+层之间的P-沟道层形成横向的导电沟道。

本发明在P-外延层设有第一N+层和第二N+层，且第一N+层和第二N+层由P-外延层内的P-型半导体隔开，同时，第一N+层和源极电连接，第二N+层和漏极电连接，这样，在栅极施加开启电压后，P-沟道层出现反型层，电流在第一N+层和第二N+层之间横向流动，可以预见的是，增加沟槽深度，同时增加第一N+层和第二N+层的深度，便相当于增加了沟道的宽度，从而降低了沟道电阻。

同时，导通电流从下往上经漏极流入第二N+层后，经过P-沟道层形成的反型层，横向流入第一N+层，然后流出源极，在沟槽底部和N基体之间为P-型半导体，和N基体可形成一个反向偏置的PN结，可对沟槽内壁底部的栅氧化层进行保护。并且，由于导通电流方向从第二N+层横向流向第一N+层，P-外延层中在沟槽底部和N基体之间的P-型半导体不会影响到导通电流的路径。

进一步地，所述第一N+层和所述N基体之间通过第一P+层隔开，且所述第一P+层至少一部分形成在所述P-外延层中或者至少一部分形成在所述N基体中，经过高掺杂形成的第一P+层使得上述反向偏置的PN结更不容易击穿，更好地保护栅氧化层的底部。