[发明专利]三维（3D）存储器阵列中的集成字线触点结构

说明书

公开了一种包括集成字线(WL)触点结构的存储器阵列。存储器阵列包括多个WL，多个WL至少包括第一WL和第二WL。集成WL触点结构包括分别用于第一WL和第二WL的第一WL触点和第二WL触点。第二WL触点延伸穿过第一WL触点。例如，第二WL触点嵌套在第一WL触点内。中间隔离材料将第二WL触点与第一WL触点隔离。在示例中，第二WL触点延伸穿过第一WL中的孔以到达第二WL。隔离材料将第二WL触点与第一WL中的孔的侧壁隔离。

背景技术

诸如NAND闪存之类的闪存是非易失性存储介质。三维(3D)闪存阵列通常包括以交错或“阶梯”方式布置的多个字线(WL)，使得每个WL在距存储器阵列的顶部对应的特定距离处。与位于阶梯较高或较浅部分的WL相比，位于阶梯较低或较深部分的WL在距存储器阵列顶部相对较长的距离处。为对应的多个WL形成多个WL触点。随着越来越多级别的存储器单元被封装在存储器阵列内(即，随着WL的数量增加)，WL触点更深地延伸到阵列中，以到达阶梯的相对底部处的WL。因此，随着现代存储器阵列中的存储器单元的级别数量的增加，WL触点的纵横比增加以便维持相同的管芯尺寸。例如，用于接触在阶梯的较深端处的WL的较深的WL触点具有相对较高的纵横比。对于这样的高纵横比WL触点，仍然存在许多挑战。

附图说明

图1示出了根据本公开的一些实施例的存储器阵列的截面图，该存储器阵列包括多个字线(WL)和对应的多个WL触点，其中，WL触点延伸穿过另一个WL触点并与其隔离。

图2A至图2C均示出了根据本公开的一些实施例的集成WL触点结构的横截面的示例性俯视图。

图2D示出了根据本公开的一些实施例的集成WL触点结构的示例截面侧视图，其中，集成WL触点结构的两个WL触点之间的中间隔离层延伸直到对应WL组的上WL的底部。

图2E示出了根据本公开的一些实施例的存储器阵列的集成WL触点结构的透视图。

图3A、图3B示出了根据本公开的一些实施例的WL组中的WL的示例对齐。

图4A、图4B示出了根据本公开的一些实施例的示例存储器阵列，其中，集成WL触点结构包括用于多于两个的WL的WL触点。

图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H、图5I、图5J、图5K和图5L共同示出了根据本公开的一些实施例的用于形成用于存储器阵列或其他阶梯结构的集成WL触点结构的方法。

图6A示出了包括WL和相应的WL触点的存储器阵列，其中，WL触点中的任何一个都不嵌套在另一个WL触点内；并且图6B示出了根据本公开的一个或多个实施例的包括WL和相应的WL触点的存储器阵列，其中，WL触点嵌套在另一对应的WL触点内以提供集成WL触点结构。

图7示出了根据本公开的一个或多个实施例的利用本文公开的存储器结构实现的示例计算系统。

具体实施方式

本文公开了三维(3D)存储器阵列，其包括多个字线(WL)和对应的多个WL触点。在一些实施例中，WL被布置在多个WL组中，每个WL组包括对应的两个或更多个WL。每个WL组的WL触点被嵌套或以其他方式组合以形成对应的集成WL触点结构。在每个WL组包括两个WL(例如，上WL和下WL)的示例实施例中，集成WL触点结构包括嵌套在外部WL触点内的内部WL触点，其中，中间的隔离层(例如，包括电介质材料和/或电绝缘材料)将内部和外部WL触点电气地和物理地隔离。在一个这样的实施例中，外部WL触点被耦合到对应的WL组的上WL，而内部WL触点被耦合到对应的WL组的下WL。根据一些这样的实施例，内部WL触点延伸穿过外部WL触点，并且还延伸穿过上WL中的通孔(through-hole)以到达下WL。内部WL触点不与上WL中的通孔的侧壁物理或电气接触，这是因为中间的隔离层进一步将内部WL触点与上WL中的通孔的侧壁隔离。许多配置将被领会。

总体概述