[发明专利]一种集成栅保护结构的SiC MOSFET器件在审
申请号: | 202011013819.3 | 申请日: | 2020-09-24 |
公开(公告)号: | CN112234058A | 公开(公告)日: | 2021-01-15 |
发明(设计)人: | 倪炜江 | 申请(专利权)人: | 芜湖启源微电子科技合伙企业(有限合伙) |
主分类号: | H01L27/02 | 分类号: | H01L27/02;H01L27/06 |
代理公司: | 北京邦创至诚知识产权代理事务所(普通合伙) 11717 | 代理人: | 张宇锋 |
地址: | 241002 安徽省芜湖市弋江区*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成 保护 结构 sic mosfet 器件 | ||
1.一种集成栅保护结构的SiC MOSFET器件,所述SiC MOSFET器件从边缘向中心依次包括划片槽区和终端区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属;其特征在于,所述栅跑道和所述源跑道之间集成了两个或多个反向串联的多晶硅pn二极管结构,作为器件的栅保护结构。
2.根据权利要求1所述的集成栅保护结构的SiC MOSFET器件,其特征在于,所述栅保护结构从下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、p+区、场氧层、多晶硅、层间介质、欧姆接触金属、源极跑道金属、栅极跑道金属以及钝化层。
3.根据权利要求2所述的集成栅保护结构的SiC MOSFET器件,其特征在于,所述多晶硅包括不同掺杂的三部分,分别为第一高掺杂的n+型区、n/p+/n掺杂区以及第二高掺杂的n+型区,以形成np+与p+n反串联的两个pn二极管。
4.根据权利要求3所述的集成栅保护结构的SiC MOSFET器件,其特征在于,多晶硅的所述第一高掺杂的n+型区与所述第二高掺杂的n+型区分别与所述栅极跑道金属和所述源极跑道金属形成欧姆接触的低电阻连接,源极跑道金属同时也与所述p+主环上的欧姆接触金属连接。
5.根据权利要求1所述的集成栅保护结构的SiC MOSFET器件,其特征在于,所述有源区从下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、n型JFET区、p阱、p+区、n+区、栅介质、多晶硅栅、层间介质、源欧姆接触以及源极压块金属。
6.根据权利要求1所述的集成栅保护结构的SiC MOSFET器件,其特征在于,所述源跑道的电极与所述有源区的源极电联通,所述栅跑道的电极与有源区的栅极电联通。
7.根据权利要求1所述的集成栅保护结构的SiC MOSFET器件,其特征在于,所述栅跑道和所述源跑道间通过钝化层隔离。
8.一种集成栅保护结构的SiC MOSFET器件,所述SiC MOSFET器件从边缘向中心依次包括划片槽区和终端区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属;其特征在于,所述p+主环和所述栅跑道同时也存在于SiC MOSFET器件的中间区域,栅跑道与源压块金属之间集成了两个或多个反向串联的多晶硅pn二极管结构,作为器件的栅保护结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芜湖启源微电子科技合伙企业(有限合伙),未经芜湖启源微电子科技合伙企业(有限合伙)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011013819.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的