[发明专利]栅极驱动电路及其驱动方法、阵列基板和显示设备

权利要求书

1.一种栅极驱动电路，其特征在于，包括至少两个初始信号输入单元、至少两个时钟信号输入单元、低电平信号输入单元以及至少两个第一输出模块，所述至少两个时钟信号输入单元与所述至少两个初始信号输入单元一一对应，所述至少两个第一输出模块与所述至少两个初始信号输入单元一一对应，其中，

所述初始信号输入单元分别与初始信号端、第一时钟信号端以及第一节点连接，所述初始信号输入单元被配置为接收初始信号和第一时钟信号，并在所述第一时钟信号为低电平时将所述初始信号输入至所述第一节点；

所述时钟信号输入单元分别与所述第一时钟信号端、所述第一节点和第二节点连接，所述第一时钟信号输入单元被配置为接收所述第一时钟信号，并在第一节点电平为低电平时将所述第一时钟信号输入至所述第二节点；

所述低电平信号输入单元分别与低电平信号端、所述第一时钟信号端以及所述第二节点连接，所述低电平信号输入单元被配置为接收低电平信号和所述第一时钟信号，并在所述第一时钟信号为低电平时将所述低电平信号输入至所述第二节点；

所述第一输出模块分别与所述第一节点、所述第二节点、第二时钟信号端、高电平信号端以及第一信号输出端连接，所述第一输出模块被配置为接收高电平信号和第二时钟信号，并在所述第二节点电平为低电平时将所述高电平信号输出至所述第一信号输出端，以及在所述第一节点电平为低电平时将所述第二时钟信号输出至所述第一信号输出端；若所述初始信号端接收显示像素行开启初始信号，则初始信号输入单元对应的第一信号输出端输出显示像素行驱动信号，若所述初始信号端接收传感像素行开启初始信号，则所述初始信号输入单元对应的第一信号输出端输出传感像素行驱动信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述初始信号输入单元包括：

第一薄膜晶体管，所述第一薄膜晶体管的第一极与所述初始信号端连接，所述第一薄膜晶体管的控制极与所述第一时钟信号端连接，所述第一薄膜晶体管的第二极与所述第一节点连接，所述第一薄膜晶体管被配置为在所述第一时钟信号为低电平时导通。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述时钟信号输入单元包括：

第二薄膜晶体管，所述第二薄膜晶体管的第一极与所述第一时钟信号端连接，所述第二薄膜晶体管的控制极与所述第一节点连接，所述第二薄膜晶体管的第二极与所述第二节点连接，所述第二薄膜晶体管被配置为在所述第一节点电平为低电平时导通。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述低电平信号输入单元包括：

第三薄膜晶体管，所述第三薄膜晶体管的第一极与所述低电平信号端连接，所述第三薄膜晶体管的控制极与所述第一时钟信号端连接，所述第三薄膜晶体管的第二极与所述第二节点连接，所述第三薄膜晶体管被配置为在所述第一时钟信号为低电平时导通。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一输出模块包括：

第四薄膜晶体管，所述第四薄膜晶体管的第一极与所述第二时钟信号端连接，所述第四薄膜晶体管的控制极与所述第一节点连接，所述第四薄膜晶体管的第二极与所述第一信号输出端连接，所述第四薄膜晶体管被配置为在所述第一节点电平为低电平时导通；

第五薄膜晶体管，所述第五薄膜晶体管的第一极与所述高电平信号端连接，所述第五薄膜晶体管的控制极与所述第二节点连接，所述第第五薄膜晶体管的第二极与所述第一信号输出端连接，所述第五薄膜晶体管被配置为在所述第二节点电平为低电平时导通。