[发明专利]应用于CCSDS卫星深空通信的多模式LDPC译码器

权利要求书

1.一种应用于CCSDS深空通信标准的LDPC多模式译码器，其特征在于，基于两相交叠技术，通过对校验矩阵中非零子矩阵更新次序的重排，使变量节点的更新过程与校验节点的更新过程同时进行、相互交叠；其结构包括：中央控制器、校验矩阵信息存储器（Hbase）、校验节点存储器(CNM)、变量节点奇偶存储器组(VNM)、校验节点处理器、变量节点处理器、以及读写旁路与交叉控制器；

一次译码过程中的数据流向为：首先，从Hbase存储器中读取矩阵信息，通过中央控制器对译码器进行整体配置，此配置在整个译码过程中保持不变；当译码器接受来自信道的经过解调器以后的LLR信息后，首先暂存到输入缓冲器中，然后进入VNM存储器组，变量节点处理器与校验节点处理器同时对VNM存储器组进行读取、计算并写回数据；同时校验节点处理器还需要对CNM存储器进行读取、计算与写入操作；当译码完成以后，将数据从VNM存储器组中读出到输出缓冲模块，然后输出数据。

2.根据权利要求1所述的LDPC多模式译码器，其特征在于，译码器的状态机，一共有4个状态，分别为空闲状态、初始化状态、译码状态、输出状态；系统上电或者一帧数据译码结束以后，译码器处于空闲状态，当输入缓冲器中存储的数据量达到一帧以后，进入初始化状态；初始化状态中，译码器将输入缓冲器中的数据读入到VNM存储器中，同时将CNM存储器中的数据初始化为0；初始化完毕以后进入译码状态，开始进行译码；译码过程中如果未达到设定的迭代次数，则保持译码状态继续译码，直到达到最大迭代次数或者校验器校验通过后，进入输出状态；在输出状态下将译码结果输出；输出完毕以后自动进入空闲状态，等待下一帧数据缓存完毕。

3.根据权利要求1所述的LDPC多模式译码器，其特征在于，所述的变量节点奇偶存储器（VNM）由两块双口RAM组成；包括一个奇节点存储器BANK1和一个偶节点存储器BANK0组成；主要用于存储上述校验节点处理器进行校验信息更新的计算结果，以及上述变量节点处理器进行变量信息更新的计算结果；校验信息与变量信息的存储分为以下4种情况：①若当前进行校验信息更新的节点列序为偶数，则存入BANK0中；②若当前进行校验信息更新的节点列序为奇数，则存入BANK1中；③若当前进行变量信息更新的节点列序为偶数，则存入BANK0中；④若当前进行变量信息更新的节点列序为奇数，则存入BANK1中。

4.根据权利要求1所述的LDPC多模式译码器，其特征在于，所述的校验矩阵信息存储器（Hbase）是一块数据只读的单口ROM存储器，主要用于存储经过两相交叠算法优化以后的校验矩阵非零子矩阵更新次序的信息。

5.根据权利要求1所述的LDPC多模式译码器，其特征在于，所述的校验节点处理器是一组总共128个通用的计算单元，主要用于校验信息更新的计算；其中，一个计算单元共划分为3级流水线，包含4个子运算器：信息恢复器、信息置换器、加法器、最小值搜索器；具体工作方式为：校验节点更新时，首先将VNM中存储的第k次迭代的后验信息Pos ^k通过信息置换器进行循环移位，同时将CNM中压缩后的外信息Exi ^k通过信息恢复器恢复数据；然后将循环移位后的信息和恢复后的信息通过加法器进行求和，得到第k次迭代的先验信息Pri^k，同时将此先验信息通过最小值搜索器，更新得到第k+1次迭代后的校验节点压缩后的外信息Exi^k+1。

6.根据权利要求1所述的LDPC多模式译码器，其特征在于，所述的变量节点处理器是一组总共128个通用的计算单元，主要用于变量信息更新的计算，其中，一个计算单元共划分为3级流水线，包含4个子运算器：信息恢复器、加法器、校验器、信息置换器；具体工作方式为：变量节点更新时，首先将CNM中压缩后的外信息Exi ^k+1通过信息恢复器恢复数据；然后将恢复后的信息与VNM中存储的第k次迭代的先验信息Pri^k通过加法器进行求和，得到第k+1次迭代的后验信息Pos^k+1；将此后验信息通过校验器，进行奇偶校验，同时将此后验信息通过信息置换器，进行循环移位，存入VNM中。