[发明专利]一种基于FPGA的数据对齐方法、装置、设备及介质

说明书

本申请公开了一种基于FPGA的数据对齐方法、装置、设备及介质，包括：接收端的数据延时模块将延时值划分为第一预设数量；在每经过第二预设数量的延时值时，数据延时模块接收发送端发送的数据，并确定接收的数据是否为发送端发送的数据；若不是，则再次经过第二预设数量的延时值时，继续接收发送端发送的数据，并根据第一预设方式确定出最终的延时值，完成数据对齐，以确保采样点的稳定性。本说明书实施例通过数据延时模块划分第一预设数量的延时值，并每经过第二预设数量的延时值时判断接收的数据是否为发送端发送的数据，只有确定出接收的数据为发送端发送的数据时，才可以确定出最终的延时值，完成数据对齐，以确保采样点的稳定性。

技术领域

本申请涉及计算机技术领域，尤其涉及一种基于FPGA的数据对齐方法、装置、设备及介质。

背景技术

在数据传输的过程中，由于数据传输路径长短的不同，可能会造成数据传输延迟，这就需要将数据进行对齐操作。在现有技术中，缺乏一种数据对齐方式，使得接收端接收的数据不准确。

发明内容

有鉴于此，本申请实施例提供了一种基于FPGA的数据对齐方法、装置、设备及介质，用于解决现有技术中缺乏一种数据对齐方式，使得接收端接收的数据不准确的问题。

本申请实施例采用下述技术方案：

本申请实施例提供一种基于FPGA的数据对齐方法，所述方法包括：

接收端的数据延时模块将延时值划分为第一预设数量；

在每经过第二预设数量的延时值时，所述数据延时模块接收发送端发送的数据，并确定接收的数据是否为发送端发送的数据；

若所述数据延时模块确定出接收的数据不是发送端发送的数据，则再次经过第二预设数量的延时值时，继续接收发送端发送的数据，并根据第一预设方式确定出最终的延时值，完成数据对齐，以确保采样点的稳定性，其中，所述接收端与所述发送端是基于FPGA程序控制。

需要说明的是，本说明书实施例通过数据延时模块划分第一预设数量的延时值，并每经过第二预设数量的延时值时判断接收的数据是否为发送端发送的数据，只有确定出接收的数据为发送端发送的数据时，才可以确定出最终的延时值，完成数据对齐，以确保采样点的稳定性。

进一步的，所述根据第一预设方式确定出最终的延时值，完成数据对齐，以确保采样点的稳定性，具体包括：

在所述第一预设数量的延时值中，若所述数据延时模块确定出存在接收的数据为发送端发送的数据，根据第二预设方式确定出最终的延时值，完成数据对齐，以确保采样点的稳定性。

进一步的，所述根据第二预设方式确定出最终的延时值，完成数据对齐，以确保采样点的稳定性，具体包括：

所述数据延时模块统计当前的延时值，再次经过第二预设数量的延时值时，继续接收发送端发送的数据，若连续几次接收的数据为发送端发送的数据，统计所有的延时值，并根据第三预设方式确定出最终的延时值，以确保采样点的稳定，完成数据对齐。

进一步的，所述根据第三预设方式确定出最终的延时值，以确保采样点的稳定，完成数据对齐，具体包括：

取中间的延时值为最终的延时值，以确保采样点的稳定，完成数据对齐。

进一步的，所述数据延时模块统计当前的延时值之前，所述方法还包括：

所述数据延时模块在所述当前的延时值统计正确接收数据的次数，若所述正确接收数据的次数超出第三预设数量时，统计当前的延时值。

进一步的，在所述第一预设数量的延时值中，若所述数据延时模块确定出不存在接收的数据为发送端发送的数据，所述方法还包括：

通过所述接收端的偏移模块调节偏移参数，并通过所述数据延时模块确定出最终的延时值。