[发明专利]一种半导体器件的制作方法在审
申请号: | 202011017215.6 | 申请日: | 2020-09-24 |
公开(公告)号: | CN114256152A | 公开(公告)日: | 2022-03-29 |
发明(设计)人: | 郭炳容;胡艳鹏;卢一泓 | 申请(专利权)人: | 中国科学院微电子研究所;真芯(北京)半导体有限责任公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/8242 |
代理公司: | 北京知迪知识产权代理有限公司 11628 | 代理人: | 付珍;王胜利 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 制作方法 | ||
1.一种半导体器件的制作方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成图案化硬掩模层,所述图案化硬掩模层具有至少一个沟槽;
以半导体材料填充所述至少一个沟槽,形成有源区。
2.根据权利要求1所述的半导体器件的制作方法,其特征在于,在所述衬底上形成图案化硬掩膜层,包括:
在所述衬底上形成硬掩膜材料层;
处理所述硬掩模材料层,形成所述图案化硬掩膜层。
3.根据权利要求1所述的半导体器件的制作方法,其特征在于,在所述衬底上形成图案化硬掩膜层包括:
在所述衬底上自下而上依次形成硬掩膜材料层和光刻胶层;
处理所述光刻胶层,以形成光刻胶图案;
在所述光刻胶图案的遮挡下,处理所述硬掩膜材料层,形成所述图案化硬掩膜层。
4.根据权利要求2或3所述的半导体器件的制作方法,其特征在于,所述硬掩膜材料层的材料为氧化硅、氮化硅、无定形碳中的一种或多种。
5.根据权利要求2或3所述的半导体器件的制作方法,其特征在于,处理所述硬掩膜材料层,形成所述图案化硬掩膜层包括:
采用湿法刻蚀或干法刻蚀的方式处理所述硬掩膜材料层,形成所述图案化硬掩膜层。
6.根据权利要求1所述的半导体器件的制作方法,其特征在于,以半导体材料填充所述至少一个沟槽,形成有源区包括:
以多晶硅材料填充所述至少一个沟槽,获得多晶硅填充部;
热处理所述多晶硅填充部,形成单晶硅填充部;
处理所述单晶硅填充部,形成有源区。
7.根据权利要求6所述的半导体器件的制作方法,其特征在于,处理所述单晶硅填充部,形成有源区包括:
对所述单晶硅填充部进行离子掺杂,形成所述有源区。
8.根据权利要求1所述的半导体器件的制作方法,其特征在于,以半导体材料填充所述至少一个沟槽,形成有源区包括:
采用已掺杂的半导体材料填充所述至少一个沟槽,形成有源区。
9.根据权利要求1所述的半导体器件的制作方法,其特征在于,以半导体材料填充所述至少一个沟槽,形成有源区包括:
采用外延生长工艺或沉积工艺填充所述至少一个沟槽,形成有源区。
10.根据权利要求1所述的半导体器件的制作方法,其特征在于,所述图案化硬掩膜层还具有遮光部;
以半导体材料填充所述至少一个沟槽,形成有源区后,所述半导体器件的制作方法还包括:
去除所述图案化硬掩膜层所具有的所述遮光部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所;真芯(北京)半导体有限责任公司,未经中国科学院微电子研究所;真芯(北京)半导体有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011017215.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种婚庆服务管理系统及管理方法
- 下一篇:传输电路及终端设备、信号传输方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造