[发明专利]一种电压转换电路及一种读出电路

权利要求书

1.一种电压转换电路，适于将输入的两个信号转变为差分信号，其特征在于，所述电压转换电路包括：

第一输入端和第二输入端，分别适于输入第一输入信号和第二输入信号；

转换电路，适于根据第一输入信号和第二输入信号进行转换，获得第一输出信号和第二输出信号，所述第一输出信号和第二输出信号的幅度相同、极性相反，所述第一输出信号和第二输出信号的差分幅度与所述第一输入信号和第二输入信号的差分幅度成比例；

第一输出端和第二输出端，适于输出第一输出信号和第二输出信号。

2.如权利要求1所述的电压转换电路，所述转换电路包括：

第一加乘运算模块，适于根据所述第一输入信号和第二输入信号获得第一加乘信号，所述第一加乘信号为第一输入信号和第二输入信号之和的-0.5A倍，其中A为常数；

第二加乘运算模块，适于根据所述第一加乘信号和第一输入信号获得第一输出信号，所述第一输出信号为所述第一输入信号和第二输入信号之差的0.5A/(1+A)倍；

第三加乘运算模块，适于根据所述第一加乘信号和第二输入信号获得第二输出信号，所述第二输出信号为所述第二输入信号和第一输入信号之差的0.5A/(1+A)倍。

3.如权利要求2所述的电压转换电路，其特征在于，所述第一输入信号为直流电平。

4.如权利要求2所述的电压转换电路，其特征在于，所述第一加乘运算模块包括第一运算放大器、第一电容、第二电容以及第三电容，其中：第一电容的一端和所述第一输入端耦接，另一端和所述第一运算放大器的负极输入端耦接；第二电容的一端和所述第二输入端耦接，另一端和所述第一运算放大器的负极输入端耦接；第三电容的一端和所述第一运算放大器的负极输入端耦接，另一端和所述第一运算放大器的输出端耦接；所述第一电容和第二电容的电容值相同，第三电容的电容值为所述第一电容的电容值的2/A倍。

5.如权利要求2所述的电压转换电路，其特征在于，所述第二加乘运算模块包括第四电容和第五电容，所述第四电容的电容值为所述第五电容的电容值的A倍，其中：所述第四电容的一端和第一输入端耦接，所述第五电容的一端和所述第一加乘运算模块的输出端耦接，所述第四电容、第五电容的另一端耦接在一起作为所述第二加乘运算模块的输出端，输出所述第一输出信号。

6.如权利要求2所述的电压转换电路，其特征在于，所述第三加乘运算模块包括第六电容和第七电容，所述第六电容的电容值为所述第七电容的电容值的A倍，其中：所述第六电容的一端和所述第二输入端耦接，所述第七电容的一端和所述第一加乘运算模块的输出端耦接，所述第六电容、第七电容的另一端耦接在一起作为所述第三加乘运算模块的输出端，输出所述第二输出信号。

7.如权利要求3所述的电压转换电路，其特征在于，所述第一加乘运算模块包括第一PMOS晶体管和第一NMOS晶体管、第八电容、第九电容以及第一开关，其中：所述第八电容的一端和所述第一输入端耦接，另一端和所述第一NMOS晶体管的栅极耦接；所述第九电容的一端和所述第一NMOS晶体管的栅极耦接，另一端和所述第一NMOS晶体管的漏极耦接；所述第一开关的一端和所述第一NMOS晶体管的栅极耦接，另一端和所述第一NMOS晶体管的漏极耦接；所述第一NMOS晶体管的源极接地，其漏极和所述第一PMOS晶体管的漏极耦接，作为所述第一加乘运算模块的输出端；所述第一PMOS晶体管的源极和外部电源耦接，其栅极外接偏置电压；所述第九电容的电容值为所述第八电容的电容值的2/A倍。

8.如权利要求3所述的电压转换电路，其特征在于，所述第二加乘运算模块包括第十电容和第十一电容，所述第十电容的电容值为所述第十一电容的电容值的A倍，其中：所述第十电容的一端和所述第一输入端耦接，所述第十一电容的一端和所述第一加乘运算模块的输出端耦接，所述第十电容、第十一电容的另一端耦接在一起作为所述第二加乘运算模块的输出端，输出所述第一输出信号。