[发明专利]半导体器件的版图和器件沟槽深度的监控方法

说明书

本申请公开了一种半导体器件的版图和器件沟槽深度的监控方法，该版图包括：器件图形，其用于在半导体器件的制备过程中，通过光刻工艺被传递到晶圆上，晶圆被器件图形所暴露的区域被刻蚀形成器件沟槽；量测图形，其用于在半导体器件的制备过程中，通过光刻工艺被传递到晶圆上，晶圆被量测图形所暴露的区域被刻蚀形成量测沟槽，通过原子力显微镜测量量测沟槽的深度以监控器件沟槽的深度；其中，量测图形的特征尺寸和器件图形的特征尺寸的比值的取值范围为20至60。本申请通过减小量测图形和器件图形的特征尺寸的差距，降低了负载效应。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种半导体器件的版图和器件沟槽深度的监控方法。

背景技术

在半导体器件，尤其是功率金属氧化物半导体(metal-oxide-semiconductor，MOS)器件的制备过程中，需要形成沟槽(例如深槽隔离(deep trench isolation，DTI)结构的沟槽)和用于对沟槽深度进行量测的量测沟槽。

相关技术提供的MOS器件的制备过程中，沟槽和量测沟槽的特征尺寸相差较大，通常为一百多倍或几百倍。然而，由于负载效应，特征尺寸和相差较大会有一定的几率导致量测沟槽的形貌较差(通常表现为量测沟槽的表面粗糙，类似草地形状)，而形貌较差的量测沟槽难以用于对沟槽深度进行量测，从而需要进行返工，降低了制造效率。

发明内容

本申请提供了一种半导体器件的版图，应用该版图对半导体器件进行制备可以解决相关技术中提供的沟槽深度的量测方法由于会有较大的几率导致量测沟槽形貌较差从而导致制造效率较低的问题。

一方面，本申请实施例提供了一种半导体器件的版图，其特征在于，包括：

器件图形，所述器件图形用于在所述半导体器件的制备过程中，通过光刻工艺被传递到晶圆上，所述晶圆被所述器件图形所暴露的区域被刻蚀形成器件沟槽；

量测图形，所述量测图形用于在所述半导体器件的制备过程中，通过光刻工艺被传递到所述晶圆上，所述晶圆被所述量测图形所暴露的区域被刻蚀形成量测沟槽，通过原子力显微镜测量所述量测沟槽的深度以监控所述器件沟槽的深度；

其中，所述量测图形的特征尺寸和所述器件图形的特征尺寸的比值的取值范围为20至60。

可选的，所述量测图形为矩形。

可选的，所述量测图形的特征尺寸为5微米(μm)至20微米。

可选的，所述半导体器件为功率MOS器件。

另一方面，本申请实施例提供了一种器件沟槽深度的监控方法，包括：

通过光刻工艺在晶圆上形成器件图形和量测图形，所述量测图形的特征尺寸和所述器件图形的特征尺寸的比值的取值范围为20至60；

进行刻蚀，所述晶圆被所述器件图形所暴露的区域被刻蚀形成所述器件的沟槽，所述晶圆被所述量测图形暴露的区域被刻蚀形成量测沟槽；

通过原子力显微镜(atomic force microscopy，AFM)量测所述量测沟槽的深度，根据所述量测沟槽的深度监控所述器件沟槽的深度。

可选的，所述量测图形为矩形。

可选的，所述量测图形的特征尺寸为5微米至20微米。

可选的，所述器件为功率MOS器件。

本申请技术方案，至少包括如下优点：