[发明专利]相互并联的两个约瑟夫森结及量子比特装置的制备方法

说明书

本发明公开了相互并联的两个超导约瑟夫森结及量子比特装置的制备方法，属于量子计算技术领域。本发明通过确定衬底上的接触区，接触区包括第一区域、第二区域和第三区域；形成覆盖第一区域的第一隔离层、覆盖第二区域的第二隔离层和覆盖第三区域的第三隔离层；形成覆盖第一隔离层、第二隔离层及第三隔离层的掩膜层于衬底上，并在掩膜层上形成窗口；以掩膜层为掩膜，刻蚀第一隔离层、第二隔离层和第三隔离层；形成第一超导材料层和势垒层于第一区域、第二超导材料层于第二区域和第三区域；剥离掩膜层，即获得相互并联的两个超导约瑟夫森结。本发明能够避免目前量子芯片上制备并联的超导约瑟夫森结时，在约瑟夫森结与衬底接触区域产生残胶的问题。

技术领域

本发明属于量子计算技术领域，涉及基于超导量子比特体系的量子芯片的制备工艺，特别是一种相互并联的两个约瑟夫森结的制备方法。

背景技术

量子计算是一个很重要且已经被国内广泛关注的领域，基于约瑟夫森结的超导量子比特体系因具有可扩展性好、门操作保真度高等优点被认为是实现量子计算最有前景的体系之一。作为超导量子芯片的关键元件，约瑟夫森结是一种三层薄膜构成的结构，即S(超导体)-I(半导体或绝缘体)-S(超导体)，包括两层超导金属，如铌膜或者铝膜，中间夹一层势垒层(通常是一层很薄的氧化膜)。超导量子比特体系中，量子比特装置包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成，因此，在该体系中相互并联的两个约瑟夫森结的制备工艺是制备超导量子芯片的关键环节，直接影响着量子比特的性能。

目前，制备相互并联的两个约瑟夫森结的相关工艺，首先在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底上裸露出来的区域上蒸镀、氧化、再蒸镀制备获得相互并联的两个约瑟夫森结，这种工艺中约瑟夫森结与衬底所接触的区域易产生光刻胶(残留的掩膜图形材料)，即使半导体工艺中常用到的洗胶工艺可以溶解光刻胶，但是并不能完全去掉，光刻胶的残留会影响到约瑟夫森结的性能，从而影响到超导量子芯片的性能，例如相干时间，使其受到不可逆的影响，从而影响到超导量子芯片的正常使用。

发明内容

本发明的目的是提供一种相互并联的两个约瑟夫森的制备方法及一种量子比特装置的制备方法，以解决现有技术中的不足。

本申请的一个方面提供了相互并联的两个约瑟夫森结的制备方法，包括：

确定衬底上用于制备所述相互并联的两个约瑟夫森结的接触区，所述接触区包括第一区域、以及均与所述第一区域相交的第二区域和第三区域；

形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层；

形成覆盖所述第一隔离层、所述第二隔离层及所述第三隔离层的掩膜层于所述衬底上，并在所述掩膜层上形成与所述接触区形状一致、位置对应的窗口；

以所述掩膜层为掩膜，刻蚀所述第一隔离层、所述第二隔离层和所述第三隔离层；

形成第一超导材料层和势垒层于所述第一区域，并形成第二超导材料层于所述第二区域和所述第三区域；

剥离所述掩膜层，以在所述第二区域与所述第一区域相交处、所述第三区域与所述第一区域相交处获得所述相互并联的两个约瑟夫森结。

如上所述的制备方法，优选的是，所述第一隔离层覆盖的区域的尺寸参数大于所述第一区域的尺寸参数，所述第二隔离层覆盖的区域的尺寸参数大于所述第二区域的尺寸参数，所述第三隔离层覆盖的区域的尺寸参数大于所述第三区域的尺寸参数。

如上所述的制备方法，优选的是，所述形成覆盖所述第一区域的第一隔离层、覆盖所述第二区域的第二隔离层和覆盖所述第三区域的第三隔离层，包括：

形成隔离材料层于所述衬底上；