[发明专利]LDPC译码方法、LDPC译码器、芯片以及设备

说明书

本申请实施例公开了一种LDPC译码方法、LDPC译码器、芯片以及设备，属于芯片技术领域。所述方法包括：获取码块对应的LDPC基矩阵，码块位于第一存储器；根据LDPC基矩阵中的第i指示行，从第一存储器中读取数据，并对读取的数据进行译码计算，得到第i计算数据；响应于第i+1指示行与第i指示行中的有效指示位存在交集，将第i计算数据中的交集数据保留在第二存储器中，并将除交集数据以外的数据写回第一存储器，交集数据为第i计算数据中交集有效指示位对应的数据。本申请实施例中，避免对交集有效指示位对应的数据的重复写入及读取，进而提高了LDPC译码器的译码效率。

技术领域

本申请实施例涉及芯片技术领域，特别涉及一种LDPC译码方法、LDPC译码器、芯片以及设备。

背景技术

低密度奇偶校验码(Low-density Parity-check，LDPC)是一种具有稀疏校验矩阵的线性分组码，具有译码复杂度低、可并行译码以及译码错误可检测等特点，被广泛应用于信道编码等领域。

相关技术中，对码块进行译码时，采用串行处理方式，通过LDPC基矩阵中每一行指示行对码块的数据进行处理，并在所有指示行均处理完成后进行奇偶校验和循环冗余校验(Cyclic Redundancy Check，CRC)校验，进而根据校验结果确定是否需要进行下一次迭代。

发明内容

本申请实施例提供了一种LDPC译码方法、LDPC译码器、芯片以及设备。所述技术方案包括：

一方面，本申请实施例提供了一种LDPC译码方法，所述方法用于LDPC译码器，所述方法包括：

获取码块对应的LDPC基矩阵，所述码块位于第一存储器；

根据所述LDPC基矩阵中的第i指示行，从所述第一存储器中读取数据，并对读取的数据进行译码计算，得到第i计算数据，i为正整数，其中，从所述第一存储器读取的数据写入第二存储器；

响应于第i+1指示行与所述第i指示行中的有效指示位存在交集，将所述第i计算数据中的交集数据保留在所述第二存储器中，并将除所述交集数据以外的数据写回所述第一存储器，所述交集数据为所述第i计算数据中交集有效指示位对应的数据。

另一方面，本申请实施例提供了一种LDPC译码器，所述LDPC译码器包括：逻辑运算单元、第一存储器和第二存储器，所述逻辑运算单元分别与所述第二存储器和所述第一存储器相连；

所述逻辑运算单元，用于获取码块对应的LDPC基矩阵，所述码块位于所述第一存储器；

所述逻辑运算单元，用于根据所述LDPC基矩阵中的第i指示行，从所述第一存储器中读取数据，并对读取的数据进行译码计算，得到第i计算数据，i为正整数，其中，从所述第一存储器读取的数据写入所述第二存储器；

所述逻辑运算单元，用于在第i+1指示行与所述第i指示行中的有效指示位存在交集时，将所述第i计算数据中的交集数据保留在所述第二存储器中，并将除所述交集数据以外的数据写回所述第一存储器，所述交集数据为所述第i计算数据中交集有效指示位对应的数据。

另一方面，本申请实施例提供了一种通信芯片，所述通信芯片中设置有如上述方面所述的LDPC译码器。

另一方面，本申请实施例提供了一种通信设备，所述通信设备包括处理器、存储器以及收发器，所述处理器分别与所述收发器和所述存储器相连；

所述处理器包括如上述方面所述的通信芯片。

本申请实施例提供的技术方案至少包括如下有益效果：