[发明专利]多通道链路的部分链路宽度状态

说明书

系统可以包括具有下游端口的主机设备和具有上游端口的端点设备。双向多通道链路可以互连下游端口和上游端口。下游端口可以跨双向多通道链路向上游端口发送用于改变在双向多通道链路上的在第一方向上的活动通道的数量的请求，该请求包括对期望的链路宽度的指示；从上游端口接收用于将在双向多通道链路上的在第一方向上的活动通道的数量改变为期望的链路宽度的确认；配置双向多通道链路以使用期望的链路宽度进行操作；以及使用期望的链路宽度向上游端口发送或接收数据。链路宽度中的改变可以是非对称的(即，上游链路宽度与下游链路宽度不同)。

相关申请的交叉引用

根据35U.S.C.§119(e)，本公开要求于2019年11月27日提交的、题为“PowerSavings Through Asymmetric Partial Link Width States for Computer Buses”的美国临时专利申请序列号62/941,277的权益，其全部内容通过引用并入本文。

背景技术

互连可以用于在使用某种类型的互连机制的系统内提供不同设备之间的通信。用于计算机系统中的设备之间的通信互连的一种典型的通信协议是快速外围组件互连(PCIExpress^TM(PCIe^TM))通信协议。该通信协议是加载/存储输入/输出(I/O)互连系统的一个示例。设备之间的通信典型地根据该协议以非常高的速度串行执行。

设备可以跨各种数量的数据链路连接，每个数据链路包括多个数据通道。上游设备和下游设备在初始化时进行链路训练，以优化跨各种链路和通道的数据传输。

附图说明

图1示出了根据本公开的实施例的包括多核心处理器的计算系统的框图的实施例。

图2A-2B是根据本公开的实施例的包括一个或多个重定时器的示例链路的简化框图。

图3是示出根据本公开的实施例的包括部分L0(PL0)状态的示例链路训练状态机的示意图。

图4是根据本公开的实施例的链路管理数据链路层分组(DLLP)的图，其示出了用于促进双向链路的在一个或多个方向上的部分链路宽度的示例编码。

图5A-5B是针对两个链路伙伴之间的部分链路宽度状态能力的协商的过程流程图。

图6A是针对向下配置双向多通道链路的过程流程图。

图6B是针对向上配置双向多通道链路的过程流程图。

图6C是根据本公开的实施例的针对将链路状态改变为部分链路宽度状态的过程流程图。

图7是示出根据本公开的实施例的用于协商链路宽度重新配置的各种实施例的泳道图。

图8示出了包括互连架构的计算系统的实施例。

图9示出了包括分层栈的互连架构的实施例。

图10示出了要在互连架构内生成或接收的请求或分组的实施例。

图11示出了用于互连架构的发射机和接收机对的实施例。

图12示出了包括处理器的计算系统的框图的另一实施例。

图13示出了包括多个处理器插座的计算系统的框的实施例。

具体实施方式