[发明专利]半导体装置

说明书

本发明实施例提供一种半导体装置，包括位于半导体基板上鳍状结构。鳍状结构包括底部与顶部。底部与顶部包括不同材料。装置亦包括位于底部的侧壁上的衬垫层、位于衬垫层的侧表面上的介电层、界面层、与位于介电层上并接合鳍状结构的栅极结构。衬垫层的上表面延伸低于顶部的下表面。界面层的第一部分位于底部的侧壁表面上并与其直接接触，且界面层的第二部分位于顶部的上表面与侧壁表面上并与其直接接触。栅极结构包括高介电常数的介电层，与高介电常数的介电层上的金属栅极。高介电常数的介电层直接接触界面层的第一部分。

技术领域

本发明实施例涉及集成电路与半导体装置以及其形成方法，特别涉及半导体装置所用的衬垫层结构，其可改善装置特性如关闭状态的漏电流。

背景技术

半导体集成电路产业已经历快速成长。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。然而尺寸缩小亦会增加设计与制造含有这些集成电路的装置的复杂度。为实现这些进展，装置的制作方法亦须类似发展。

随着集成电路装置的几何尺寸持续缩小，维持装置可信度与电源效率变得更具挑战性。关闭状态的漏电流为电源效率不足的主要原因，且通常视作未来微处理器整合的限制因素。目前发现若p型场效晶体管含有氮化硅为主的衬垫层，有时会造成关闭状态的漏电流提高。虽然现有的衬垫层与其制造方法适用于其发展目的，但仍无法符合所有方面的需求。

发明内容

本发明一实施例关于半导体装置，其包括半导体基板与位于半导体基板上的鳍状结构。鳍状结构包括由第一材料制成的底部与由第二材料制成的顶部。第一材料与第二材料不同。半导体装置亦包括位于底部的侧壁上的衬垫层。衬垫层的上表面延伸低于顶部的下表面。半导体装置还包括位于半导体基板上与衬垫层的侧表面上的介电层，以及界面层。界面层具有第一部分和第二部分，第一部分设于底部的侧壁表面上并与其直接接触，第二部分设于顶部的上表面与侧壁表面上并与其直接接触。半导体装置亦包括位于介电层上并接合鳍状结构的栅极结构。栅极结构包括高介电常数的介电层，与高介电常数的介电层上的金属栅极。高介电常数的介电层直接接触界面层的第一部分。

本发明一实施例关于半导体装置，其包括半导体基板、鳍状结构、衬垫层、介电层以及栅极结构；鳍状结构位于半导体基板上；衬垫层位于鳍状结构的侧壁上；介电层位于半导体基板上并覆盖衬垫层的上表面与侧表面；栅极结构位于介电层上并接合鳍状结构的通道部分。

本发明一实施例关于半导体装置的形成方法，其包括接收半导体结构。半导体结构包括半导体基板、鳍状结构、衬垫层以及第一介电层；鳍状结构位于半导体基板上；衬垫层位于鳍状结构的侧壁上；第一介电层位于半导体基板与衬垫层的侧表面上。方法亦包括使第一介电层与衬垫层凹陷，以形成凹陷的第一介电层与凹陷的衬垫层，并露出鳍状结构的第一部分。方法还包括沉积第二介电层于第一介电层与修整的鳍状结构上。第二介电层的上表面延伸高于修整的鳍状结构的上表面。此外，方法包括使第二介电层凹陷以露出修整的鳍状结构的第二部分。凹陷的第二介电层的上表面延伸高于凹陷的衬垫层的上表面并低于修整的鳍状结构的上表面。方法额外包括形成栅极结构于凹陷的第二介电层与修整的鳍状结构上，使栅极结构接合鳍状结构的通道部分。

附图说明

图1是本发明一些实施例中，制作半导体装置的方法的流程图。

图2、3、4、5、6、7A、7B、及7C是本发明一些实施例中，半导体装置于工艺的不同阶段的剖视图。

图8A及8B是本发明一些实施例中，制作半导体装置的方法的流程图。

图9、10、11、12、13、14、15、16、17、及18是本发明一些实施例中，半导体装置于工艺的不同阶段的剖视图。

附图标记说明如下：

10,20A,20B,20C,20D,20E,20F,20G:半导体结构