[发明专利]待机模式下的控制电路、电器设备和控制方法

说明书

本发明涉及一种待机模式下的控制电路、电器设备和控制方法，其中第二处理器的第一控制信号输出端连接第一处理器，第二处理器的第二控制信号输出端连接第三处理器，第一处理器的控制信号输出端连接第一电子开关设备的控制端；且第一处理器的待机功耗低于第二处理器的待机功耗。以此实现在接收到待机信号时，第二处理器控制所有外设关闭，且发控制信号到第三处理器以控制第二电子开关设备关闭，从而关闭对应的外设，之后发出另一控制信号给第一处理器，以控制电子开关设备断开，从而断开对第二处理器和第三处理器的供电，从而断开所有外设的供电，只维持待机功耗极低的第一处理器供电，以此实现了整个设备的低功耗状态，满足了低功耗要求，节约了电能。

技术领域

本发明涉及一种待机模式下的控制电路、电器设备和控制方法，属于电源控制领域。

背景技术

目前一些家用智能设备如电视机、电视盒、投影机等对待机功耗有越来越极高的要求，一般的为降低功耗的处理方案是对控制各外设的主控CPU芯片进入低功耗的休眠模式，主控CPU在休眠是虽然功耗低，但仍然存在一定的待机功耗，无法满足现在的极低待机功耗要求。

发明内容

本发明需要解决的技术问题是克服现有智能设备待机时功耗不满足低功耗要求的问题。

本发明提出一种待机模式下的控制电路，其特征在于，所述待机模式下的控制电路包括信号触发设备、第一处理器、第二处理器、第三处理器、第一电子开关设备和第二电子开关设备；

其中信号触发设备的输出端同时连接第一处理器和第二处理器；

第二处理器的第一控制信号输出端连接第一处理器，第二处理器的第二控制信号输出端连接第三处理器；

第一处理器的控制信号输出端连接第一电子开关设备的控制端，第一电子开关设备的开关的输入端连接供电电源，第一电子开关设备的开关的输出端连接第三处理器的供电端；

第三处理器的第一控制信号输出端连接第二电子开关设备的控制端；

第一处理器的待机功耗低于第二处理器的待机功耗。

可选地，电子开关设备包括第二NMOS管、第一PMOS管、第五电阻、第六电阻和第七电阻；

第七电阻的一端为电子开关设备的控制端，第七电阻的另一端连接第二NMOS管的栅极，第二NMOS管的源极接地，第二NMOS管的漏极共接于第五电阻的一端和第六电阻的一端；

第五电阻的另一端和第一PMOS管的漏极共接于电子开关设备输入端，第一PMOS管的源极为电子开关设备的输出端，第一PMOS管的栅极连接第六电阻的另一端。

可选地，电子开关设备包括第二NPN三级管、第一PMOS管、第五电阻、第六电阻和第七电阻；

第七电阻的一端为电子开关设备的控制端，第七电阻的另一端连接第二NPN三级管的基极，第第二NPN三级管的发射极接地，第二NPN三级管的集电极共接于第五电阻的一端和第六电阻的一端；

第五电阻的另一端和第一PMOS管的漏极共接于电子开关设备输入端，第一PMOS管的源极为电子开关设备的输出端，第一PMOS管的栅极连接第六电阻的另一端。

可选地，待机模式下的控制电路还包括第三电子开关设备，

第三处理器的第二控制信号输出端连接第三电子开关设备的控制端；

和/或还包括第四电子开关设备，

第三处理器的第三控制信号输出端连接第四电子开关设备的控制端。

可选地，信号触发设备为红外接收设备或按键设备。

可选地，红外接收设备包括红外接收头、第三二极管和第四二极管；