[发明专利]用于自适应调度异构处理资源上的工作的设备和方法

说明书

一种用于自适应调度异构处理资源上的工作的设备和方法。一种处理器包括：多个逻辑处理器，其包括第一逻辑处理器类型和第二逻辑处理器类型中的一个或多个，第一逻辑处理器类型与第一核类型相关联，并且第二逻辑处理器类型与第二核类型相关联；调度器，如果与多个线程相关联的性能数据指示新线程应在第一逻辑处理器类型的逻辑处理器上执行，但第一逻辑处理器类型的所有逻辑处理器都忙碌，则调度器将基于分别与第一线程在第一或第二逻辑处理器类型上的执行相关联的第一和第二性能值的评估，并进一步基于分别与第二线程在第一或第二逻辑处理器类型上的执行相关联的第三和第四性能值的评估，来确定是否要将第二线程从第一逻辑处理器类型的逻辑处理器迁移到第二逻辑处理器类型的逻辑处理器。

技术领域

本发明的实施例一般地涉及计算机处理器的领域。更特定地，实施例涉及用于自适应调度异构处理资源上的工作的设备和方法。

背景技术

当前的异构处理系统包括高功率、高性能“大”核和能量高效“小”核的混合。这些异构架构中的一些异构架构还将图形处理器、数字信号处理器、和其它形式的计算单元集成在同一芯片或封装上。

附图说明

根据以下结合附图的详细描述，可以获得对本发明的更好理解，其中：

图1A和1B是图示根据本发明实施例的通用矢量友好指令格式及其指令模板的框图；

图2A-C是图示根据本发明实施例的示例性VEX指令格式的框图；

图3是根据本发明一个实施例的寄存器架构的框图；和

图4A是图示根据本发明实施例的示例性有序提取、解码、退役管线和示例性寄存器重命名、无序发布/执行管线二者的框图；

图4B是图示根据本发明实施例的要包括在处理器中的有序提取、解码、退役核和示例性寄存器重命名、无序发布/执行架构核二者的示例性实施例的框图；

图5A是单个处理器核以及它与管芯上互连网络的连接的框图；

图5B图示了根据本发明实施例的图5A中的处理器核的一部分的展开视图；

图6是根据本发明实施例的单核处理器和具有集成存储器控制器和图形元件的多核处理器的框图；

图7图示了根据本发明一个实施例的系统的框图；

图8图示了根据本发明实施例的第二系统的框图；

图9图示了根据本发明实施例的第三系统的框图；

图10图示了根据本发明实施例的片上系统（SoC）的框图；

图11图示了根据本发明实施例的对比使用软件指令转换器将源指令集中的二进制指令转换为目标指令集中的二进制指令的框图；

图12图示了包括硬件引导单元的一个实施例；

图13A-C图示了引导电路/逻辑的一个实施例的细节；

图14A-B图示了不同处理器功率预算；

图15A-C图示了使用事件矢量和预测权重的预测电路/逻辑的一个实施例；

图16A-B图示了指令轨迹/工作负载的不同类；

图17图示了架构的一个实施例，在所述架构中，全局表用于调度核或逻辑处理器上的执行；以及

图18图示了根据本发明的一个实施例的方法。

具体实施方式

在以下描述中，出于解释的目的，阐述了许多特定细节以便提供对下面描述的本发明实施例的透彻理解。然而，对于本领域技术人员来说将显而易见的是，可以在没有这些特定细节中的一些的情况下实践本发明的实施例。在其它实例中，以框图形式示出了公知的结构和装置，以避免使本发明实施例的基本原理模糊。

示例性处理器架构、指令格式和数据类型