[发明专利]线性相位插值器、线性相位插值芯片及数据时钟恢复电路

说明书

本发明实施方式涉及相位插值领域，特别涉及一种线性相位插值器，所述插值器包括：N路并行的相位插值单元，每路相位插值单元用于根据载波调制信号从多路差分时钟信号中选择对应的差分时钟信号作为该相位插值单元的输出信号；累加单元，所述累加单元用于将所述N路相位插值单元输出信号叠加后，作为所述插值器的输出信号。同时还提供了一种对应的线性相位插值芯片和一种数据时钟恢复电路。本发明提供的实施方式能够提升线性相位插值的精度和线性度。

技术领域

本发明涉及相位插值领域，特别涉及一种线性相位插值器、一种线性相位插值芯片及一种数据时钟恢复电路。

背景技术

PI(phase interpolator，相位插值器)广泛应用于集成电路中，用于使得输出的时钟信号具有高精度、相位可控性。现有相位插值器的输入端通常是接收2组差分时钟信号，即2组相位彼此完全相反的信号，分别为I、I-、Q、Q-，通过调节I、I-、Q、Q-的权重值，从而产生特定的输出相位。在现有相位插值器中，每个时钟信号相位的间隔步长较长，出现时钟相位的增量较大。

具体地，相位插值技术利用三角函数诱导公式，将两个频率相同、相位不同的单音正弦或余弦信号加和，可以得到同频率的另一相位的信号。通过改变两个单音信号的权重值(幅度A1和A2)，即可实现加权求和，从而改变输出信号的相位对于一个位数为P的相位插值器，其输入的数字控制码有P个，对应输出相位从0°变化至360°，步长为在实际电路中，可以通过数字控制码控制电流、电阻、电容的阵列等方式，产生权重值，从而改变相位输出。

现有技术中的相位调制器具有的缺点的如下：1、输出信号幅度不够稳定；2、合成信号的相位精度不够理想；3、合成信号的线性度不够理想。

发明内容

有鉴于此，本发明旨在提出一种线性相位插值器、芯片及数据时钟恢复电路，以至少部分地解决以上问题。

为达到上述目的，本发明的第一方面，提供了一种线性相位插值器，所述线性相位插值器包括：

N路并行的相位插值单元，每路相位插值单元用于根据载波调制信号从多路差分时钟信号中选择对应的差分时钟信号作为该路相位插值单元的输出信号；累加单元，所述累加单元用于将所述N路相位插值单元的输出信号叠加后作为所述线性相位插值器的输出信号。

优选的，钟信号为正交的第一差分时钟信号、第二差分时钟信号、第三差分时钟信号和第四差分时钟信号；所述载波调制信号为四路差分的载波调制信号；每路相位插值单元均包括：两个相同的负载电阻：第一负载电阻和第二负载电阻，所述第一负载电阻和第二负载电阻的第一端分别与电源相连，第二端分别作为该路相位插值单元的第一输出端和第二输出端；八个相同的放大管：第一放大管至第八放大管，其中第一放大管、第三放大管、第五放大管和第七放大管的漏极均与所述第一负载电阻的第二端相连；第二放大管、第四放大管、第六放大管和第八放大管的漏极均与所述第二负载电阻的第二端相连；所述第一放大管和所述第四放大管的栅极共用所述第一差分时钟信号，所述第二放大管和所述第三放大管的栅极共用所述第二差分时钟信号，所述第五放大管和所述第八放大管的栅极共用所述第三差分时钟信号，所述第六放大管和所述第七放大管的栅极共用所述第四差分时钟信号；四个相同的开关管：第一放大管至第四放大管，所述第一放大管和所述第二放大管的源极均与第一开关管的漏极相连，所述第三放大管和所述第四放大管的源极均与第二开关管的漏极相连，所述第五放大管和所述第六放大管的源极均与第三开关管的漏极相连，所述第七放大管和所述第八放大管的源极均与第四开关管的漏极相连；所述第一开关管、第二开关管、第三开关管和第四开关管的栅极分别接入所述四路差分的载波调制信号；以及两个相同的等值电流源：第一等值电流源和第二等值电流源，所述第一开关管和所述第二开关管的源极均与所述第一等值电流源相连，所述第三开关管和所述第四开关管的源极均与所述第二等值电流源相连。