[发明专利]半导体装置的形成方法

说明书

半导体装置的形成方法，包括提供结构，其包括基板、第一鳍状物与第二鳍状物、接合第一鳍状物的第一栅极结构、与接合第二鳍状物的第二栅极结构；沉积介电层于第一栅极结构与第二栅极结构上；蚀刻介电层，以形成第一栅极接点开口露出第一栅极结构，并形成第二栅极接点开口露出第二栅极结构，其中第一栅极接点开口的第一长度大于第二栅极接点开口的第二长度；以及将导电材料填入第一栅极接点开口与第二栅极接点开口，形成第一栅极接点以接合第一栅极结构，并形成第二栅极接点以接合第二栅极结构。

技术领域

本发明实施例一般关于半导体装置，更特别关于存储器装置如静态随机存取存储器单元的n型场效晶体管区与p型场效晶体管区所用的不同栅极接点。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位经片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小通常有利于增加产能与降低相关成本。尺寸缩小亦会增加处理与制造集成电路的复杂度。

在一些集成电路设计中，随着技术节点缩小，先进方法是将多晶硅栅极置换为金属栅极，以改善结构尺寸缩小的装置效能。形成金属栅极的工艺之一，可称作置换栅极或栅极后制工艺，其最后制作金属栅极以减少后续工艺的数目。在栅极后制工艺中，依序沉积多种金属层如功函数金属层与金属填充层于栅极沟槽中，以取代原本栅极沟槽中的虚置栅极。然而实施这些集成电路制作的工艺面临挑战，特别是在先进工艺节点中尺寸缩小的集成电路结构。挑战之一为难以沉积金属层至高深宽比的栅极沟槽中，因为存储器装置如静态随机存取存储器装置中的栅极宽度缩小。本发明实施例的主题之一为解决此问题。

发明内容

本发明例示性的实施例关于半导体装置的形成方法，包括提供结构，其包括具有第一区与第二区的基板、基板上的隔离结构、自基板的第一区延伸穿过隔离结构的第一鳍状物、自基板的第二区延伸穿该隔离结构的第二鳍状物、接合第一鳍状物的第一栅极结构、与接合第二鳍状物的第二栅极结构；沉积介电层于第一栅极结构与第二栅极结构上；蚀刻介电层，以形成第一栅极接点开口露出第一栅极结构，并形成第二栅极接点开口露出第二栅极结构，其中第一栅极接点开口的第一长度大于第二栅极接点开口的第二长度；以及将导电材料填入第一栅极接点开口与第二栅极接点开口，以形成第一栅极接点以接合第一栅极结构，并形成第二栅极接点以接合第二栅极结构。

本发明例示性的实施例关于半导体装置的形成方法，包括提供结构，其包括基板、自基板凸起的鳍状物、围绕鳍状物的隔离结构、与接合鳍状物的栅极结构；形成介电层于栅极结构上；蚀刻介电层以形成开口露出栅极结构，其中开口的上视形状为矩形；经由开口蚀刻栅极结构，以延伸开口至低于鳍状物的上表面；以及将导电材料填入开口，以形成栅极接点着陆于栅极结构上。

本发明例示性的实施例关于半导体装置，包括基板，具有第一形态的第一区与第二形态的第二区，且第一形态与第二形态相反；第一鳍状物，自第一区中的基板凸起；第一栅极结构，在第一区中接合第一鳍状物；第一栅极接点，在第一区中着陆于第一栅极结构上；第二鳍状物，自第二区中的基板凸起；第二栅极结构，在第二区中接合第二鳍状物；以及第二栅极接点，在第二区中着陆于第二栅极结构上，其中第一栅极接点的下表面低于第二栅极接点的下表面。

附图说明

图1是本发明多种实施例中，具有埋置存储器宏码的集成电路的简化方框图。

图2是本发明多种实施例中，可实施于存储器宏码的存储单元的静态随机存取存储器的位元单元的电路图。

图3是静态随机存取存储器位元单元的内连线层的剖视图。

图4是一些实施例中，鳍状场效晶体管的透视图。

图5是本发明多种实施例中，可实施于存储器宏码的存储器单元的静态随机存取存储器位元单元的平面图。